从输入的二进制bits产生QPSK序列。

基于vhdl4位二进制加减计数器的设计，在数字系统中，计数器可以统计摄入脉冲个数，实现及时，计数，分频，定时，产生节拍脉冲和序列脉冲-Vhdl4 bit binary down counter based design

可以生成二进制序列，用于产生随机0、1二进制调制序列-It can generate a binary sequence, for generating a random binary modulation sequence 0,1

LabVIEW源代码及实验指导书,包括卷 DataB 的文件夹 PATH 列表 卷序列号码为 000007C0 88D9:A08B F:. ├─Document │ └─网络通信协议 ├─Experiment │ ├─1-数值与布尔变量,数据操作 │ ├─10-定时结构与同步技术 │ │ ├─1-定时结构 │ │ ├─2-队列(Queue)技术 │ │ │ └─SubVIs │ │ ├─3-事件发生(Occurence)技术 │ │ ├─4-通