搜索资源列表
chap06
- ex5_1 I-型线性相位FIR滤波器 ex5_2 II-型线性相位FIR滤波器 ex5_3 III-型线性相位FIR滤波器 ex5_4 IV-型线性相位FIR滤波器 ex5_5 矩形窗频响 ex5_6 希尔伯特变换器设计－汉宁窗 ex5_7 低通滤波器设计－汉明窗 ex5_8 带通滤波器设计－布莱克曼窗 ex5_9 低通滤波器设计－凯塞窗 ex5_11 频率采样技术：低通，朴素法 ex5_12 频率采样技术：低通, 最优法T1 & T2 ex5_13
div2
- 分频器（不同分频系数，不同占空比的分频器设计）-Divider
sanfenpin
- verilog 三分频 分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如altera 的PLL，Xilinx的DLL.来进行时钟的分频，倍频以及相移。-verilog-third of the frequency divider is a FPGA design, very high frequency of use, one of the basic design, although most of the designs in
20080108103305384
- 本系统是采用EDA技术设计的一个简易的八音符电子琴和音乐发生器，该系统基于计算机中时钟分频器的原理，采用自顶向下的设计方法来实现，它可以通过按键输入来控制音响。系统由乐曲自动演奏模块、乐器演示模块琴/乐功能选择模块、音调发生模块和数控分频模块五个部分组成。系统实现是用硬件描述语言VHDL按模块化方式进行设计，然后进行编程、时序仿真、整合。本系统功能比较齐全，有一定的使用价值.-The system is designed using EDA technology with a simple ei
cong-50Mfenpin500HZ
- 关于分频器的设计与仿真，从50M到500 hz，对于个人很有参考价值。-Design and simulation on the divider, from 50M to 500 hz, a good reference for the individual.
beep-sing(VHDL)
- 向蜂鸣器发送一定频率的方波可以使蜂鸣器发出相应的音调 该实验通过设计一个状态机和分频 器使蜂鸣器发出"多来咪发梭拉西多"的音调。 -Sent to the buzzer frequency square wave of the experiment through the design of a state machine and divider buzzer sounded " more than a microphone Fat shuttle Rasi multi to
Xilinx
- 基于spartan V5的FPGA 分频器设计-Spartan V5 FPGA-based crossover design
VHDL-
- VHDL语言 有限状态机交通灯的设计 分频器模块的设计-Finite state machine design language VHDL design of traffic lights divider module
Verilog-HDL
- 本课程设计在EDA开发平台上利用Verilog HDL语言设计数控分频器电路，利用数控分频的原理设计乐曲硬件演奏电路，并定制LPM-ROM存储音乐数据，-This course is designed to take advantage of the EDA Verilog HDL language development platform NC divider circuit design, the use of CNC dividing principles music playing ha
vhdl 播放器
- 利用分频器设计硬件乐曲演奏电路；通过开关实现乐曲的切换