搜索资源列表
VHDL语言100例(普通下载)
- VHDL语言100例 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19
decoder3to8
- 简单的38译码器,语句较为简捷明了.供大家参考学习.-Simple decoder 38, a more simple and clear statement. Learning for your reference.
aaa
- 接口技术8255，测试38译码器，74ls138 -8255
38
- 简单的3——8译码器,文本编辑，能实现译码功能。-simple 3__8
Q_DECODE_38
- 38译码器，用于在FPGA上实现38译码器-38 decoder 38 decoder on FPGA
my38decoder
- 这个是用verilog语言写的一个38译码器的程序，在DE2最小系统板里验证过 -This is to use verilog language is written a and decoder program, in DE2 minimum system board validated
encode2
- 8线3线的优先编码器，经过充分的验证，达到最优，与38译码器是对于的-it can imply encode from 8 to 3 in timely.
3-8decoder
- 38译码器功能及界面的labview实现-38 decoder design and implementation
74LS38
- 典型的38译码器，用labview编写的，主要用到了逻辑控制。-A typical 38 decoder using labview prepared, mainly used in the logic control.
38译码器的verilog实现
- 本附件为38译码器的编程实现，使用modeslim软件模拟较佳