搜索资源列表
Quartus+II+++ModelSim+SE+++后仿真+++库文件.rar
- Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。
bwcfq
- 纯组合逻辑构成的乘法器虽然工作速度比较快，但过于占用硬件资源，难以实现宽位乘法器，基于PLD器件外接ROM九九表的乘法器则无法构成单片系统，也不实用。这里介绍由八位加法器构成的以时序逻辑方式设计的八位乘法器，具有一定的实用价值，而且由FPGA构成实验系统后，可以很容易的用ASIC大型集成芯片来完成，性价比高，可操作性强。-err
binBCD
- bcd码ASIC码的FPGA VHDL实现加仿真-bcd to ASIC in FPGA VHDL
HMC5843-C
- 霍尼韦尔 HMC5843 是一种表面安装的多芯片件模块，专门为带有一个数字接口的低场 磁传感器而设计，应用于诸如低成本罗盘和测磁学领域。HMC5843 包括霍尼韦尔最先 进的1043 系列磁阻传感器，以及霍尼韦尔研制的ASIC 包括放大型、带驱动器、偏置消 除、12-bit ADC 和一个I2C 系列总线接口的ASIC-Honeywell HMC5843 is a surface mount multi-chip module, designed specifically for l
StringHexDisplayToNormalDisplay
- labview编写的十六进制转ASIC码的程序框图-block diagram labview written in hexadecimal code switch ASIC
ASIC-_G1-Material
- VERILOG MATERIL FOR STUDY