搜索资源列表
vhdl
- 半加器 或门 1位二进制全加器顶层设计描述-Half adder or a binary gate full adder top-level design descr iption
bcd
- 实现一位BCD码的加法，并且带有进位。还可以利用逻辑电路实现此功能。-Code to achieve a BCD adder, and a binary. Logic circuits can also be used to achieve this functionality.
Parallel-adder
- 并行加法器是一种数位电路，其可进行数字的加法计算。在现代的电脑中，加法器存在于算术逻辑单元（ALU）之中。 加法器可以用来表示各种数值，如：BCD、加三码，主要的加法器是以二进制作运算。-Parallel adder is a digital circuit, which can be calculated the number of addition. In the modern computer, adder exists in the arithmetic logic unit (ALU)
bcd_add
- bcd加法器，实现最简单的进位。用ASM实现-bcd adder to achieve the simplest binary. Achieved with ASM
add
- 四位无符号加法器 可以实现两个四位二进制数相加-4 unsigned adder can achieve binary sum of two 4
WXZ
- 加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。在电子学中，加法器是一种数位电路，其可进行数字的加法计算。在现代的电脑中，加法器存在于算术逻辑单元（ALU）之中。 加法器可以用来表示各种数值，如：BCD、加三码，主要的加法器是以二进制作运算。由于负数可用二的补数来表示，所以加减器也就不那么必要。-The adder is generated th
adder
- 通过Verlog编程，实现一个同步二十四进制计数器，要求有1个异步清零端、1个时钟脉冲输入 -By Verlog programming, to achieve a synchronous binary counter twenty-four, requires an asynchronous clear terminal, a clock pulse input
Example-Program-1-IO
- PIC16f1847的二进制加法计数器 采用汇编语言-PIC16f1847 binary adder counter the use of assembly language
plus
- 实现多位二进制数的加法，并将运算结果存入指定单元-Achieve many binary adder, and the calculation result is stored in the specified cell
adder
- 这是一个四位二进制加法器，输入为两个4位二进制数，输出为5位二进制数，最高位是进位-This is a four bit binary adder, input two binary numbers 4, 5 binary output, the most significant bit is the carry-