搜索资源列表
fpga_uart
- 基于FPGA 实现异步串口可以值得参考。
UART_Download
- 此为FPGA上的一个串口通信程序，已经通过仿真测试，完全可行
uart_1
- 基于VHDL的FPGA串口通讯程序，能够实现FPGA串口通信-VHDL for FPGA-based serial communication programs that enable FPGA serial communication
UART_RS232(verilog)
- /本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步.程序的工作过程是：串口处于全双工工作
UART_RS232(VHDL)
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步.程序的工作过程是：串口处于全双工工作状
chuankoufasong
- 可以实现FPGA的串口发送与接收的vhdl程序-Can to achieve the FPGA serial interface to send and receive the vhdl program
LabVIEWBible-class
- 第一章：打开LabVIEW编程之门 第二章：LabVIEW基本函数 第三章：LabVIEW的程序运行结构 第四章：LabVIEW的数据结构及内存优化 第五章：字符串与文件存储 第六章：属性节点、方法节点及引用 第七章：高级控件的运用 第八章：文本编程与外部接口 第九章：Mathscr ipt 第十章：基于组件的程序结构 第十一章：人机交互与编程风格 第十二章：VI模板、设计模式、状态图 第十三章：串并口通讯、网络与DSC 第十四章：数据库、报表
4_uart
- 开发板附带程序，fpga为cyclon4，nios2的uart串口程序。-The development board comes with the program, fpga cyclon4 the nios2 the uart serial program.
chuanbing
- FPGA串口转并口示例，用于spi接口转换，便于数据处理-FPGA serial-to-parallel port example
Ultra_Uarttest
- 用于FPGA中串口的调试和检测使用，比较方便！-Commissioning and testing of the serial port for FPGA use more convenient!
test_selfcheck_beh
- fpga的开发板用led测试串口的程序，方便使用-fpga development board led serial testing procedures, easy to use
test-MotorDrive
- fpga的开发板用led测试串口的程序，方便使用-fpga development board led serial testing procedures, easy to use
SComTest113
- fpga给pc发数据，用串口接收，转换数据格式（1）-receive data fpga and transform data format（1）
uart_edit
- fpga给pc发数据，用串口收到了之后，把数据格式转换-receive data fpga and transform data format（2）
ddemical_to_bfloat
- fpga给pc发数据，用串口收到了之后，转换数据格式（3）-receive data fpga and transform data format
uart
- fpga 实现串口功能,收发功能可以都实现。很适合学习- uart
FPGA-and-TDC-GPl
- 对高精度短距离测量的需要，以现场可编程门阵列(FPGA)为控制核心，采用高精度时间数字 转换芯片TDC—GPl和433 MHz超再生射频发射、接收模块，设计了一种高精度的到达时间差(TDOA)测距 系统。该测距系统由发射节点与接收节点组成，其中发射节点由FPGA控制433 MHz超再生射频信号与 超声波信号的同步实时发射；接收节点将接收的射频信号与超声波信号，经过TDC．GPl进行TDOA测量， 并由FPGA完成对TDC—GPl的测量参数配置、测量结果读取及串口上传到上位机。该测
uart
- 串口uart文档及原程序，适合初学者学习(Serial uart document and the original program)