搜索资源列表
dds
- FPGA实现直接数字信号源.一个相位累加器的设计
66666
- 用FPGA 来设计的dds的信号发生器的全部内容都在里面，
DDS1-2
- 利用FPGA设计一个直接数字频率合成器（DDS），要求能够通过键盘设定输出正弦波、三角波和方波，输出波形频率由键盘输入设定，液晶显示屏显示输出波形类型和频率，输出频率范围10Hz-20kHz，步长0.5Hz。-FPGA design using a direct digital synthesizer (DDS), requires the ability to set the keyboard output sine wave, triangle wave and square wave ou
sin
- sin正弦波的产生 DDS FPGA VHDL语言-sin sine wave generation DDS FPGA VHDL language
sun
- 基于FPGA的DDS波形发生器的设计与实现,-DDS waveform generator based on FPGA Design and Implementation,
am
- 基于FPGA的DDS，产生任意频率的正弦波，并且加入am调制-Generate any frequency sine wave, and join am modulation based on FPGA DDS
DDS
- 基于FPGA的直接数字频率合成技术的源代码-The source code based the FPGA direct digital frequency synthesis
DDS
- 第一，DDS模块是一个比较常用的用数字方式实现模拟信号的方法，以前一直只用了频率控制，这一次还通过深入理解用上了相位控制，从这个角度来讲，可以用FPGA小菜一碟的实现频率和相位可控的多通道SPWM波，然后再去外加上RC滤波电路和运放电路就可以实现可控正弦波。 第二，这里的DDS模块还有产生一个可逆计数器的计数使能时钟和方向控制时钟，需要具体说说的是，如果你输出的正弦值是8位的，那么你的计数器的计数范围是在0---255---0，如果你输出的正弦值是9位的，那么你的计数器的计数范围是在0--
vftvdr
- 基于FPGA的DDS信号发生器设计，包含Quartus 的工程，打开即可使用，Verilog 语言编写！-The DDS signal generator based on FPGA design, including the Quartus project, open to use, Verilog language! 朗读 显示对应的拉丁字符的拼音 字典- 查看字典详细内容-FPGA design, including the Quartus project, open to use, Ve
xilinx dds上板实现全代码
- 基于fpga得dds设计，完整教程请移步csdn https://blog.csdn.net/syyzuiqiang?spm=1000.2115.3001.5343