搜索资源列表
453
- 基于FPGA的VGA时序彩条信号实现方法及其应用
bwcfq
- 纯组合逻辑构成的乘法器虽然工作速度比较快，但过于占用硬件资源，难以实现宽位乘法器，基于PLD器件外接ROM九九表的乘法器则无法构成单片系统，也不实用。这里介绍由八位加法器构成的以时序逻辑方式设计的八位乘法器，具有一定的实用价值，而且由FPGA构成实验系统后，可以很容易的用ASIC大型集成芯片来完成，性价比高，可操作性强。-err
xilinx_timing_constains_training
- 很详细的讲解了关于xilinx时序约束的很多问题。-describe timing constains in xilinx FPGA design
crystaldisplay
- 通过拔码开关控制FPGA在液晶显示器上实现汉字的显示，其中涉及到一些时序控制-FPGA switch control code by removing the liquid crystal display to achieve the display of Chinese characters, which involves a number of sequential control
Sequential-logic-circuits
- fpga verilog时序逻辑电路 代码仿真及说明-fpga verilog sequential logic circuit simulation code and descr iption
fpga-camera
- camera fpga 的时序驱动与简单数字工业相机的设计-camera fpga
EDA
- 采用一种基于FPGA的IIR数字滤波器的设计方案,通过QuartusⅡ的设计平台，采用自顶向下的模块化设计思想将整个IIR数字滤波器分为：时序控制、延时、补码乘加和累加四个功能模块。分别对各模块采用VHDL进行描述后，进行了仿真和综合。-IIR digital filter using a FPGA-based design, analyzes the theory and design method of IIR digital filter, then through QuartusⅡ de
fpga_can_search
- 加快可以通过识别在FPGA上一帧一帧频道转换。 使用控制器区域网络通信模块（985x），一个CompactRIO系统可以取得CAN帧。然而，帧到频道转换通常所做的实时操作系统上，并且可以是处理器密集型的。帧到频道转换的一个方面，它特别处理器密集型是搜索的CAN消息的数据库以匹配从模块到一个消息ID读帧ID。这个搜索的性能成本是成正比的数据库CAN报文的数量，因此使用大CAN数据库的应用程序要求的RT处理器的大量时间进行帧通道转换。 而不是执行在实时操作系统这种转换，可以代替装载CA
FPGA-time-series-convergence
- fpga时序收敛 FPGA time series convergence-FPGA time series convergence
FPGA-Traffic-Light-Controller
- （1） 学习和掌握了解分频电路、通用同步计数器、异步计数器的使用方法； （2） 理解Moore和Mealy两种状态机的一般编程方法，能够按工程控制需求设计相应的逻辑和时序控制程序。 以开发板上的六盏LED小灯模拟，三盏小灯模拟一个方向的红黄绿交通灯灯，用VHDL语言编程实现红绿交通灯控制程序。 -(1) to learn and master the understanding of frequency division circuit, universal synchronous