搜索资源列表
pwm_VerilogHDLV1.1
- 本软件在CPLD上实现数字PWM控制，用Verilog HDL语言编写，在MAX ＰＬＵＳ ＩＩ调试成功，可用-the software on the CPLD digital PWM control, using Verilog HDL language, MAX PLUS II in debugging success can be
QPSK
- 用MAX+plusⅡ设计实现QPSK解调器。
exercise1
- 在软件MAX+plus II环境中，设计了一台RISC模型机，具有以下功能：输入包含10个整数（无符号数）的数组M，按从小到大的顺序输出这10个数。
UART
- A badic controller for the UART. It incorporates a -- transmit and receive FIFO (from Max+Plus II s MegaWizard -- plug-in manager). Note that no checking is done to see -- whether the FIFOs are overflowing or not. This strictly -- handles the
duogongnengshuzizhong
- 南京工程学院 数电课程设计 多功能数字钟 电路图 所有实验文件打包.zip包括做实验的所有文件打包给大家啦，MAX+plus II设计电路图，gdf文件，mod文件，报告书，一切齐全啦，当时被评为优秀成绩的，特别推荐给大家，电路绝对优秀，直接上机操作，导入电路图即可验证演示。-Number of Nanjing Institute of Electrical curriculum design electronic locks files packaged all experiments, in
jiaotongdengkongzidianlu
- 南京工程学院 数电课程设计 交通灯控制电路的设计 电路图 所有实验文件打包.zip.zip包括做实验的所有文件打包给大家啦，MAX+plus II设计电路图，gdf文件，mod文件，报告书，一切齐全啦，当时被评为优秀成绩的，特别推荐给大家，电路绝对优秀，直接上机操作，导入电路图即可验证演示。-Nanjing Institute of number of electrical curriculum design traffic light control circuit design schema