CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 其它 搜索资源 - uart fifo

搜索资源列表

  1. UART

    0下载:
  2. A badic controller for the UART. It incorporates a -- transmit and receive FIFO (from Max+Plus II s MegaWizard -- plug-in manager). Note that no checking is done to see -- whether the FIFOs are overflowing or not. This strictly -- handles the
  3. 所属分类:OS Develop

    • 发布日期:2017-03-29
    • 文件大小:1.61kb
    • 提供者:Viral
  1. vkproject

    0下载:
  2. VK3212是UART接口的2通道UART器件。VK3212实现UART扩展2个串口(UART)的功能。 扩展的子通道的UART具备如下功能特点: 每个子通道UART的波特率、字长、校验格式可以独立设置,最高可以提供1Mbps的通信速率。 每个子通道可以独立设置工作在IrDA红外通信、 9位网络地址自动识别、软件自动流量控制、 广播接收等高级工作模式下。 每个子通道具备收/发独立的16 BYTE FIFO,FIFO的中断为4级可编程条件触发点。 VK3212采用SSOP1
  3. 所属分类:Compiler program

    • 发布日期:2017-03-28
    • 文件大小:8.52kb
    • 提供者:孔庆星
  1. uart_fifo_receive

    0下载:
  2. 串口接收数据并将数据存入FIFO,解决不同速率的设备之间进行串口通讯-UART communication
  3. 所属分类:source in ebook

    • 发布日期:2017-03-29
    • 文件大小:976.54kb
    • 提供者:liyang
  1. SC16C752B

    0下载:
  2. The SC16C752B is a dual Universal Asynchronous Receiver/Transmitter (UART) with 64-byte FIFOs, automatic hardware/software flow control, and data rates up to 5 Mbit/s (3.3 V and 5 V). The SC16C752B offers enhanced features. It has a Transmission
  3. 所属分类:OS Develop

    • 发布日期:2017-03-26
    • 文件大小:156.73kb
    • 提供者:刘伟
  1. uart

    1下载:
  2. 基于verilogHDL实现的UART收发,带FIFO缓存。-UART transceiver, with a FIFO buffer.
  3. 所属分类:MiddleWare

    • 发布日期:2016-05-18
    • 文件大小:324kb
    • 提供者:张三
  1. SDRAM_FPGA

    0下载:
  2. 这个是SDRAM的控制程序,包括包括UART和FIFO模块,适合FPGA开发人员看,也适合初学者学习。-This is the SDRAM control procedures, including including UART and FIFO module, suitable for FPGA developers look, but also suitable for beginners to learn.
  3. 所属分类:MPI

    • 发布日期:2017-11-10
    • 文件大小:2.82mb
    • 提供者:zhangquanling
搜珍网 www.dssz.com