搜索资源列表
12121213
- 16层电梯 vhdl模拟代码 非常完整-16-Elevator vhdl very complete simulation code
shuma
- 7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如图6-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为 \"1101101\" 时，数码管的7个段：g、f、e、d、c、b、a分
add_16_bcd
- 此程序采用VHDL语言，完成在16位十六进制加法器的基础上将输出进行BCD码转换，实现输出是BCD码的16位二进制加法器
VHDL语言100例(普通下载)
- VHDL语言100例 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19
divider
- 16位有符号整数除法，将商并入移位后的被除数，节省资源。-16-bit signed integer division, will shift into business after the dividend, saving resources.
LCD_VHDL
- 液晶模块输出VHDL程序 程序实现的功能是标准的16×2字符型液晶模块上显示字符串-LCD module output VHDL procedures to achieve the function of the procedure is a standard 16 × 2 character LCD module to display the string
16b20b_Decoder
- VHDL实现的16B/20B解码器。包含两个8B/10B解码器。采用级联方式实现-VHDL implementation 16B/20B decoder. Contains two 8B/10B decoder. Be achieved by cascading
5744114893829
- 用VHDL实现16位的简单CPU。具有加减乘除等功能-vhdl cpu can do add sub and so on
scale
- 可以实现二进制向十进制转换 输出时16进制的 可以用数码管显示-Binary to decimal conversion can be achieved when the 16 hex output LED display can be
16
- dtc vhdl program for running induction motor
16
- 16位加法器，包括带符号的和不带符号的两种。基于vhdl编写。-16bit muntiplyer
16bit_ram
- 16位ram读写，基于vhdl，程序简洁易读，是非常好用的。-16 ram read and write, based on vhdl, program simple to read, it is very easy to use.
fifo
- 同步fifo vhdl语言 16乘以8 能够进行仿真- 16 synchronous fifo vhdl language can be simulated by 8
562649791FFT_VHDL_code
- FFT of the VHDL using 16 point fft method
16weiALU
- VHDL代码编写的一个16位ALU运算器-VHDL code written in a 16-bit ALU arithmetic
comprator16
- vhdl code of 16 bit comprator-vhdl code of 16 bit comprator