搜索资源列表
shuma
- 7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如图6-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为 \"1101101\" 时，数码管的7个段：g、f、e、d、c、b、a分
eecadd_4
- 此程序采用VHDL语言，完成四位二进制数的加法，并且输出是BCD码
add_16_bcd
- 此程序采用VHDL语言，完成在16位十六进制加法器的基础上将输出进行BCD码转换，实现输出是BCD码的16位二进制加法器
eecadd_8
- 此程序采用VHDL语言，利用元件例化语句，在带BCD码转换的4位加法器的基础上完成8位加法器的例化
binarytobcd
- binary to bcd which converts 8bit binary input to bcd -binary to bcd which converts 8bit binary input to bcd
binBCD
- bcd码ASIC码的FPGA VHDL实现加仿真-bcd to ASIC in FPGA VHDL
bcd_adder
- 用vhdl实现的bcd编码器，实现bcd编码，实验程序，已经调试成功-To bcd encoder vhdl to achieve the bcd coding, experimental procedures, debugging has been successful
Decodificador
- decodificador bcd 7 segmentos vhdl