1，消除按键的抖动问题 因为按键在闭合或断开过程中出现一段抖动期，主要由于按键的不稳定性引起的，这时会呈现一串页脉冲，时间的长短和开关的机械特性有关。一般在5ms~10ms之间。为保证CPU对键的一次闭合作一次处理，必须去抖动。在键的稳定闭合或断开时读键的状态。 2，据EICE51原理图编写并调试一个键输入子程序，其功能为判断键盘上有无键输入，若有键入，作去抖动处理后，计算输入键的键号送累加器A。-eliminate jitter button issues as keys or disconn

单字节十六进制整数转换成单字节ＢＣＤ码整数 入口条件：待转换的单字节十六进制整数在累加器A中。 出口信息：转换后的ＢＣＤ码整数（十位和个位）仍在累加器A中，百位在R3中。 影响资源：PSW、A、B、R3 堆栈需求： ２字节-Single-byte hexadecimal integer into BCD code single-byte integer entrance conditions: to be the conversion of single-byte hexade

拆字5.试编写一拆字子程序，将累加器A中的高、低四位分开，分别对应放到31H单元、30H单元的低四位中，并将31H单元、30H单元的高四位全部补0。 6.试编写一拼字子程序，将外部RAM中3001H单元、3000H单元的低四位组成一个新的字节，存储到内部数据存储器32H单元中。 -拆字5.拆字try to prepare a subroutine, the accumulator A of the high and low four separate, corresponding o

利用DAC0832产生三角波，程序如下： 本程序中产生的电压的最大幅度受DAC0832的基准电压限制 产生的的三角波周期受累加器A的控制，可以通过改变每次加的数值来改变周期，但连续性绘变差 也可以改变延时时间来实现-DAC0832 generated using the triangular wave, as follows: This procedure generated by the voltage of the most significant restriction

基于查找表的DDS的Verilog实现，分为相位累加器模块、ROM模块和顶层DDS模块(Verilog implementation of DDS based on lookup table)