CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 其它 汇编语言 搜索资源 - FPGA A

搜索资源列表

  1. eda

    0下载:
  2. 课程设计要求设计并用FPGA实现一个数字频率计,功能:频率计。具有4位显示,能自动根据7位十进制计数的结果,自动选择有效数据的-Curriculum design to design and FPGA implementation of a digital frequency meter, function: frequency meter. With four shows that will automatically count 7 the results of the metric sys
  3. 所属分类:assembly language

    • 发布日期:2017-05-10
    • 文件大小:2.19mb
    • 提供者:崔晓进
  1. trafficlight

    0下载:
  2. fpga的交通灯试验程序 可成功实现功能齐全-fpga testing procedures of the traffic lights are able to achieve a full-featured
  3. 所属分类:assembly language

    • 发布日期:2017-04-12
    • 文件大小:569byte
    • 提供者:xixi
  1. UART_RS232(verilog)

    1下载:
  2. /本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控制器,10个bit是1位起始位,8个数据位,1个结束位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x145,对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步.程序的工作过程是:串口处于全双工工作
  3. 所属分类:assembly language

    • 发布日期:2017-11-07
    • 文件大小:586.22kb
    • 提供者:饕餮小宇
  1. UART_RS232(VHDL)

    0下载:
  2. 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控制器,10个bit是1位起始位,8个数据位,1个结束位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x145,对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步.程序的工作过程是:串口处于全双工工作状
  3. 所属分类:assembly language

    • 发布日期:2017-11-14
    • 文件大小:593.25kb
    • 提供者:饕餮小宇
  1. QPSK-code--FPGA

    0下载:
  2. 一种基于FPGA的Q​ P​ S​ K​ 调​ 制​ 解​ 调​ 的代码仿真,很实用-A code Q P S K modulation demodulation of FPGA-based emulation, it is practical
  3. 所属分类:assembly language

    • 发布日期:2017-04-14
    • 文件大小:3.67kb
    • 提供者:杨皓然
  1. FPGA-Traffic-Light-Controller

    0下载:
  2. (1) 学习和掌握了解分频电路、通用同步计数器、异步计数器的使用方法; (2) 理解Moore和Mealy两种状态机的一般编程方法,能够按工程控制需求设计相应的逻辑和时序控制程序。 以开发板上的六盏LED小灯模拟,三盏小灯模拟一个方向的红黄绿交通灯灯,用VHDL语言编程实现红绿交通灯控制程序。 -(1) to learn and master the understanding of frequency division circuit, universal synchronous
  3. 所属分类:assembly language

    • 发布日期:2017-05-05
    • 文件大小:62.94kb
    • 提供者:Cherry_RF
搜珍网 www.dssz.com