CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 其它 汇编语言 搜索资源 - VHDL language

搜索资源列表

  1. 54259

    0下载:
  2. 在EDA中, 用VHDL语言做的电子万年历,有全套的代码还有仿真-In EDA, the use of VHDL language to the electronic calendar, there is a full set of simulation code
  3. 所属分类:assembly language

    • 发布日期:2017-04-03
    • 文件大小:470.92kb
    • 提供者:崔少伟
  1. moore

    0下载:
  2. moore状态机用VHDL语言进行实现 -moore state machines using VHDL language to achieve
  3. 所属分类:assembly language

    • 发布日期:2017-04-04
    • 文件大小:134.23kb
    • 提供者:刘东
  1. second

    0下载:
  2. 上传个EDA得VHDL语言编程得秒计时器,希望对大家能有所帮助 谢谢了-From months EDA was VHDL language programming a second timer, I hope all of you can help I would like to thank the
  3. 所属分类:assembly language

    • 发布日期:2017-03-30
    • 文件大小:2.94kb
    • 提供者:周杰
  1. djsz

    0下载:
  2. 此为等精度数字频率计的设计,用单片机汇编语言和VHDL语言实现准确的频率采集功能。-This is the digital frequency meter accuracy, such as the design, with single-chip assembly language and VHDL language features accurately the frequency of collection.
  3. 所属分类:assembly language

    • 发布日期:2017-04-14
    • 文件大小:4.95kb
    • 提供者:song
  1. jishuqi

    0下载:
  2. 在用VHDL语言描述一个计数器时,如果使用了程序包ieee.std_logic_unsigned,则在描述计数器时就可以使用其中的函数“+”(递增计数)和“-”(递减计数)。假定设计对象是增1计数器并且计数器被说明为向量,则当所有位均为‘1’时,计数器的下一状态将自动变成‘0’。举例来说,假定计数器的值到达“111”是将停止,则在增1之前必须测试计数器的值。 如果计数器被说明为整数类型,则必须有上限值测试。否则,在计数顺值等于7,并且要执行增1操作时,模拟器将指出此时有错误发生 -VHD
  3. 所属分类:assembly language

    • 发布日期:2017-04-04
    • 文件大小:29kb
    • 提供者:卢陶
  1. a

    0下载:
  2. 用VHDL写的一个汽车车灯控制系统的VHDL语言实现,提VHDL初学者参考学习。-Vehicle lights control system for the realization of the VHDL language
  3. 所属分类:assembly language

    • 发布日期:2017-04-03
    • 文件大小:42.79kb
    • 提供者:刘林
  1. counter

    0下载:
  2. Counter implemented in VHDL Language. Good for students exercise.
  3. 所属分类:assembly language

    • 发布日期:2017-04-10
    • 文件大小:546byte
    • 提供者:kinnar
  1. l7

    0下载:
  2. 使用VHDL语言编写的简易数字存储示波器,用MAX+PlusII仿真验证。VHDL编写了采样、存储写、存储读和显示4个模块。采样使用ADC0809,存储器使用6264,显示使用DAC0832。-The design of the chip as a high-speed signal ADC0809 the A / D converter, SRAM6264 memory for data storage after sampling, DAC0832 chip as a signal of D
  3. 所属分类:assembly language

    • 发布日期:2017-04-01
    • 文件大小:145.33kb
    • 提供者:统一
  1. Giga8b10bv10

    0下载:
  2. altera发布的开源8b10b源代码,vhdl语言描述-altera released the source code open source 8b10b, vhdl language descr iption
  3. 所属分类:assembly language

    • 发布日期:2017-04-01
    • 文件大小:24.41kb
    • 提供者:颜回中
  1. POC

    0下载:
  2. CUP 与打印机的接口POC,主要实现了握手信号的交流和数据的传输。程序运用了语言VHDL-CUP and the printer interface POC, mainly realized exchange handshake signals and data transmission. Program used the VHDL language
  3. 所属分类:assembly language

    • 发布日期:2017-04-04
    • 文件大小:116.35kb
    • 提供者:TY
  1. plj

    0下载:
  2. 这是一个频率计的源代码,用的是VHDL语言设计的,能够测量0-20KHZ的频率!-This is a frequency meter of the source code, using the VHDL language design, can measure 0-20KHZ frequency!
  3. 所属分类:assembly language

    • 发布日期:2017-05-16
    • 文件大小:4.37mb
    • 提供者:biao
  1. zhkb

    0下载:
  2. 这是一个测量方波占空比的源代码!用的是VHDL语言编写的!-This is a measurement of the square wave duty cycle of the source code! Using the VHDL language to!
  3. 所属分类:assembly language

    • 发布日期:2017-05-10
    • 文件大小:2.16mb
    • 提供者:biao
  1. sin

    0下载:
  2. sin正弦波的产生 DDS FPGA VHDL语言-sin sine wave generation DDS FPGA VHDL language
  3. 所属分类:assembly language

    • 发布日期:2017-04-09
    • 文件大小:1.65mb
    • 提供者:王盛力
  1. NCO

    0下载:
  2. 用VHDL语言编写的振荡器,可以产生正余弦信号-VHDL language with the oscillator, can generate sine and cosine signals
  3. 所属分类:assembly language

    • 发布日期:2017-03-29
    • 文件大小:1.48kb
    • 提供者:龙兰飞
  1. dianti

    0下载:
  2. VHDL语言编写的六层电梯控制器,设计了点的动作,超载和报警系统-VHDL language of the six elevator controller design point of action, overload and alarm systems
  3. 所属分类:assembly language

    • 发布日期:2017-04-04
    • 文件大小:2.1kb
    • 提供者:shijianke
  1. jjj

    0下载:
  2. 实现了四bit计数器的功能,使用的是VHDL语言描述-Four-bit counter, using the VHDL language descr iption
  3. 所属分类:assembly language

    • 发布日期:2017-11-25
    • 文件大小:129.64kb
    • 提供者:李茜
  1. decode3_8

    0下载:
  2. 3-8译码器 将数电中3-8译码器用VHDL语言实现 并进行仿真-3-8 decoder, the number of electrical 3-8 decoder applications VHDL language and simulated
  3. 所属分类:assembly language

    • 发布日期:2017-11-19
    • 文件大小:94.3kb
    • 提供者:杨磊
  1. sy

    0下载:
  2. 利用VHDL语言设计的电子数字钟,有时、分钟、秒钟计数器、还有整点报时报警。-Design using VHDL language electronic digital clock, sometimes, minutes, seconds counter, as well as the whole point timekeeping alarm.
  3. 所属分类:assembly language

    • 发布日期:2017-04-04
    • 文件大小:1.93kb
    • 提供者:关山月
  1. ADS7822

    2下载:
  2. 基于VHDL语言的串行AD转换及SignalTap嵌入式逻辑分析仪应用-AD conversion and serial SignalTap embedded logic analyzer application based on VHDL language
  3. 所属分类:assembly language

    • 发布日期:2016-12-08
    • 文件大小:933kb
    • 提供者:陈然
  1. VHDL

    0下载:
  2. 如何语言运用VHDL语言设计一个二分频器-How language use VHDL language to design a binary frequency counter
  3. 所属分类:assembly language

    • 发布日期:2017-04-01
    • 文件大小:8.97kb
    • 提供者:朱越科
« 12 »
搜珍网 www.dssz.com