CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 其它 语音合成与识别 搜索资源 - VHDL 时钟

搜索资源列表

  1. clk_en_gen

    0下载：
  2. 可靠的时钟产生器，采用同步设计，经过编译仿真，结果正确-Reliable clock generator, using synchronous design, compiled simulation, the results of the correct

  3. 所属分类：Speech/Voice recognition/combine

    • 发布日期：2017-04-01
    • 文件大小：257.55kb
    • 提供者：沈蝶
搜珍网 www.dssz.com