搜索资源列表
arban
- 这是一个用verilog实现的除法器代码。-This is a realization of the use verilog divider code.
fifo_ver_131
- fifo verilog hdl 源程序-fifo verilog hdl source
controller
- MIPS处理器的控制verilog代码，可综合，可仿真，属硬件描述语言，集成电路设计代码
ddr_sdr_V1_1
- ddr verilog代码,实现DDR内存控制，是一个高效率的程序
clock
- 用verilog HDL写的数字时钟,已经在开发板上验证过的,绝对原创,使用数码管进行显示!
pci_core_verilog
- PCI-master的核，verilog语言，经测试，可完成芯片的综合及布线
dmf_pn_catch
- 采用匹配滤波，实现伪码捕获功能，模块内部可以产生简单噪声来验证捕获性能(verilog)
floatmul
- 采用verilog 语言进行设计 实现32位浮点数乘法运算 结果已经验证过 放心使用
uart_dout
- 全双工UART口通信程序（verilog版本）
I2C
- I2C总线的verilog 程序，非常有用，已经经过验证。
sp605_pcie_x1_gen1_canuse
- xilinx 评估板sp605的PCIe的verilog源程序，已经经过调试。-failed to translate
spi_verilog
- 实现SPI MASTER功能，并有仿真代码和仿真结果。-To achieve SPI MASTER function, and a simulation code and simulation results.
09_alloc
- 一个自己用verilog写的路由仲裁器的程序，基于fpga。-Own use verilog to write a routing arbiter of the program, based on fpga.
test
- verilog实现循环计数器，8位的计数器，可使用在各类FPGA平台中-a loop counter designed by verilog
awb
- 自动白平衡的verilog实现
rank_int
- verilog写的产生32位随即数。通过seed产生随即数起始。通过线性反馈移位寄存器产生随机数。 -32 verilog write the generated random number. Starting seed generated random number. By a linear feedback shift register to generate random numbers.
40fpga
- 40个FPGA开发的简单实例，让初学者很好的入门。里面都有详细的程序设计思想说明。-You can use the verilog to realize a counter.
sim
- SPI verilog程序，简单有效，可通过编译-SPI verilog program, simple and effective, can be compiled
mean
- 自己做的一个计算均值的verilog代码，一个工程，共大家参考-Own a verilog code to calculate the mean, a project, a total of reference
dicegame
- dicegame (verilog + schematic)