搜索资源列表
bwcfq
- 纯组合逻辑构成的乘法器虽然工作速度比较快,但过于占用硬件资源,难以实现宽位乘法器,基于PLD器件外接ROM九九表的乘法器则无法构成单片系统,也不实用。这里介绍由八位加法器构成的以时序逻辑方式设计的八位乘法器,具有一定的实用价值,而且由FPGA构成实验系统后,可以很容易的用ASIC大型集成芯片来完成,性价比高,可操作性强。-err
xilinx_timing_constains_training
- 很详细的讲解了关于xilinx时序约束的很多问题。-describe timing constains in xilinx FPGA design
crystaldisplay
- 通过拔码开关控制FPGA在液晶显示器上实现汉字的显示,其中涉及到一些时序控制-FPGA switch control code by removing the liquid crystal display to achieve the display of Chinese characters, which involves a number of sequential control
FPGA-time-series-convergence
- fpga时序收敛 FPGA time series convergence-FPGA time series convergence