将4MHz的访波输入到ccc模块上，输出500Hz提供鸣叫声频。1kHz的方波经fen10模块进行十分频后为秒模块mian、分模块mina、时模块hour，提供时钟信号；用sst模块为整点报时提供控制信号，（当59 50\"、52\"、54\"、56\"、58\"时，q500输出为”1”，秒为00时qlk输出为”1”,这两个信号经过逻辑或门实现报时功能）；用sel模块提供数码管片选信号；用模块bbb将对应数码管信号送出需要的显示信号；用七段译码器dispa模块进行译码。 将4MHz的访波输入

A Java applet demonstrating how to implement a digital logic multiplexer simulator.

JAVA版数字逻辑/电路分析专用计算器（原创）-Digital logic/circuit analysis dedicated calculator (original)

logicsim源代码，能进行数字逻辑仿真、ALU设计等功能-logicsim source code, can perform digital logic simulation, ALU design features