搜索资源列表
SPI 总线协议
- SPI 是一个环形总线结构，由ss（cs）、sck、sdi、sdo 构成，其时序其实很简单，主要是在sck 的控制下，两个双 向移位寄存器进行数据交换。 假设下面的8 位寄存器装的是待发送的数据10101010，上升沿发送、下降沿接收、高位先发送。 那么第一个上升沿来的时候数据将会是sdo=1；寄存器=0101010x。下降沿到来的时候，sdi 上的电平将所存到 寄存器中去，那么这时寄存器=0101010sdi，这样在8 个时钟脉冲以后，两个寄存器的内容互相交换一次。这样就完 成里一
STC12C5A60S2.pdf
- STC12C5A60S2/AD/PWM系列单片机是宏晶科技生产的单时钟/机器周期(1T)的单片机，是高速/低功耗/超强抗干扰的新一代8051单片机，指令代码完全兼容传统8051,但速度快8-12倍。内部集成MAX810专用复位电路,2路PWM,8路高速10位A/D转换(250K/S),针对电机控制，强干扰场合。 1.增强型8051 CPU，1T，单时钟/机器周期，指令代码完全兼容传统8051； 2.工作电压：STC12C5A60S2系列工作电压：5.5V-3.3V（5V单片机）STC12LE5A
Cd4093中文资料
- Cd4093由四个2输入端施密特触发器电路组成。每个电路均为在两输入端具有斯密特触发功能的2输入与非门。每个门在信号的上升和下降沿的不同点开、关。上升电压(V P)T和下降电压(V N)之差定义为滞后电压
ggg
- //写的时候，是低电平改变数据，上升沿送入数据 //读的时候，是低电平读入数据，下降沿使得从设备把数据放到总线上 //读的时候，是低电平读，但没有读出，提供下降沿使得从设备把数据放到总线上-//Write time, change the data is low, rising edge into the data// time when data is read into the low-level, falling edge enables data from the device
DDRIO
- Xilinx公司开发板中的一个模块，在时钟的上升和下降沿同时传输数据。使用时需要在ISE集成开发环境下利用VHDL进行例化。本文是对该模块功能的说明，是个人的学习总结-Xilinx has developed a module board, in the clock' s rising and falling at the same time transmission of data. ISE needs to use integrated development environment
SPI-
- 模拟spi驱动flash SO：串行数据输出脚,在一个读操作的过程中,数据从SO脚移位输出。在时钟的下降沿时数据改变。 SI： 串行数据输入脚,所有的操作码、字节地址和数据从SI脚写入,在时钟的上升沿时数据被锁定。 SCK：串行时钟,控制总线上数据输入和输出的时序。 /CS ：芯片使能信号,当其为高电平时,芯片不被选择,SO脚为高阻态,除非一个内部的写操作正在进行,否则芯片处于待机模式 当引脚为低电平时,芯片处于活动模式,在上电后,在任何操作之前需要CS引脚的一个从高
Composite-frequency-design
- 本文介绍了一种复合信号测量系统，该系统基于TMS320F2808实现，用来检测和重建复合频率信号中的主次信号。该系统由计算模块、重建模块和通讯模块组成。为了能在实时运行中自适应地确定采样频率，我们采取了“eCAP+AD”的方法，eCAP模块记录下整形后的复合信号的上升沿过零点时间值并估计出主频率，从而使系统能自动地选取合适的采样频率完成AD采样过程。系统采用了4096点的FFT算法，能够实现高达0.25Hz的频率分辨率，相对分辨率达到0.05 。-This paper introduces a
pedometer
- 本文设计了基于加速度传感器的计步器，并通过仿真以及实际调试得到了相应的结果的记录。本实验首先通过加速度传感器检测目标物体的运动，产生脉冲，将脉冲放大后经过施密特触发器整型为方波，并给出了方波的调试电路图。然后编写程序，利用D触发器检测方波的上升沿，当上升沿到来时，计数，并对十位、个位分别编码，然后由使能信号交替控制数码管输出结果。本文给出了仿真以及调试的程序、结果。-This article is designed pedometer-based acceleration sensor and
vhdl
- library ieee use ieee.std_logic_1164.all entity decoder is port (clk:in std_logic clr:in std_logic data_in:in std_logic --待解码信元输入端； data_out:out std_logic) --解码信元输出端； end decoder architecture behave of decoder is component dff2
fpga
- DDＲ3 SDＲAM 是从DDＲ、DDＲ2 发展而来的一种高 速同步动态随机访问存储器。由于DDＲ3 SDＲAM 可以 在脉冲的上升和下降沿都传输数据，因此传输数据的等 效频率是工作频率的两倍。-FPGA LINUX
51单片机外部中断仅检测上升沿的方法
- STC15系列单片机的外部中断0（INT0）和外部中断1（INT1）的触发有两种方式，上升沿和下降沿均可触发方式和仅下降沿触发方式。在实际应用中，有时候需要上升沿触发。这时有两种方案可以解决。 1.将触发方式设置成仅下降沿触发。当外部电路产生一个上升沿时，通过硬件电路加一个三极管进行反向变成下降沿。 2.这种方法不需要改变硬件电路。将触发方式设置成上升沿和下降沿均可触发方式。外部中断产生一个上升沿时，进入中断服务函数，这时在中断服务函数里做进一步处理，检测当前INT0的电平状态。如果是高电
ASK
- 设计一个简易数字信号ASK调制系统。系统数字基带信号V1为m序列伪随机信号，载波信号V2为正弦波周期信号，V3为V1经二进制幅移键控调制后的输出。系统输入为CLOCK和RESET信号，CLOCK是系统时钟信号，上升沿触发。RESET为系统异步复位信号，高有效。(A simple digital signal ASK modulation system is designed. The system digital baseband signal V1 is m sequence pseudo r