搜索资源列表
17bit_Smart_Absolute_Encoder.z
- 多摩川17bit绝对值编码器的NRG协议文档，配合上传的解码源程序，采用半双工的通信模式。,Tamagawa 17bit absolute encoder NRG agreement documents, with the upload source decoder, using half-duplex communication mode.
IIC-CPLD
- iic总线协议～IIC总线通讯接口器件的CPLD实现，网上下载的资料～～很不错-IIC bus protocol ~ IIC bus communication interface device CPLD realization of downloading the information ~ ~ very good
DesignofCANRTLlevel
- CAN RTL级设计,详细介绍了符合CAN协议的芯片级设计。-Design of CAN RTL level
pci
- pci总线设计在计算机多总线结构中，PCI总线以其速度高、可靠性强、成本低及兼容性好等性能，在各种总线标准中占主导地位，而基于PCI总线标准的接口设计己成为相关项目开发中的优先选择。现阶段PCI总线设计主要采用FPGA现场可编程逻辑阵列来设计，基于FPGA不但能大大缩减电路的体积，提高电路的稳定性，而且其先进的开发工具使整个系统的设计调试周期大大缩短，基于FPGA的PCI总线设计已经成为总线设计的最主要的设计方式。 本文提出了一种基于FPGA的PCI接口的简单设计方案，简要介绍了PCI总线的
RS422
- 描述了有关RS422的标准及通信协议，便于开发者的项目开发-A descr iption of the RS422 standard and communications protocol to facilitate the developer s project development
ThedesignofUniversalAsynchronousReceiverTransmitte
- 本课题所设计的UART支持标准的RS．232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用口模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场
hi3512
- 用vhdl语言实现的pci通信协议，对初学者有一定的借鉴意义！-pci_vhdl
I2C
- 一种IIC的vhdl实现，包含相关sourcecode和协议文档，学习verilog hdl的好资料。-A kind of IIC' s vhdl implementation, the agreement contains the relevant sourcecode and documentation, learning verilog hdl good information.
fredivn
- UART的异步串口通信协议的VHDL语言实现 异步接收/发送模块-UART asynchronous serial communication protocol of the VHDL language to achieve asynchronous receiver/transmitter module