剖析Intel IA32 架构下C 语言及CPU 浮点数机制 Version 0.01 哈尔滨工业大学 谢煜波 （email: xieyubo@126.com 网址:http://purec.binghua.com） （QQ:13916830 哈工大紫丁香BBSID:iamxiaohan） 前言 这两天翻看一本C 语言书的时候，发现上面有一段这样写到 例：将同一实型数分别赋值给单精度实型和双精度实型，然后打印输出。 #include <stdio.h>

基于FPGA的单精度浮点数乘法器设计，本文设计了一个基于FPGA的单精度浮点数乘法器。乘法器为五级流水线结构。设计中采用了改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构，减少了部分积的数目，缩短了部分积累加的耗时；提出了对尾数定点乘法运算中Wallace树产生的2个伪和采用部分相加的处理方式，有效地提高了的运算速度；并且加入了对特殊值的处理模块，完善了乘法器的功能。单精度浮点数乘法器在Altera DE2开发板上进行了验证，其在Cyclone II EP2C35F672C6器