搜索资源列表
Intel_IA32_C_CPU
- 剖析Intel IA32 架构下C 语言及CPU 浮点数机制 Version 0.01 哈尔滨工业大学 谢煜波 （email: xieyubo@126.com 网址:http://purec.binghua.com） （QQ:13916830 哈工大紫丁香BBSID:iamxiaohan） 前言 这两天翻看一本C 语言书的时候，发现上面有一段这样写到 例：将同一实型数分别赋值给单精度实型和双精度实型，然后打印输出。 #include <stdio.h>
ms51_RS-485_mutipc
- RS－485串行总线接口标准以差分平衡方式传输信号，具有很强的抗共模干扰的能力，允许一对双绞线上一个发送器驱动多个负载设备。工业现场控制系统中一般都采用该总线标准进行数据传输，而且一般采用RS－485串行总线接口标准的系统都使用8044芯片作为通信控制器或各分机的CPU。8044芯片内部集成了SDLC，HDLC等通信协议，并且集成了相应的硬件电路，通过硬件电路和标准协议的配合，使系统的通讯准确、可靠、快速。8044在市场上日渐稀少，虽然有8344可替代，但几百元的价位与普通单片机几元至几十元的价
基于CAN通讯的双CPU六通道汽车ABS系统设计
- 基于CAN通讯的双CPU六通道汽车ABS系统设计
STC12C5A60S2.pdf
- STC12C5A60S2/AD/PWM系列单片机是宏晶科技生产的单时钟/机器周期(1T)的单片机，是高速/低功耗/超强抗干扰的新一代8051单片机，指令代码完全兼容传统8051,但速度快8-12倍。内部集成MAX810专用复位电路,2路PWM,8路高速10位A/D转换(250K/S),针对电机控制，强干扰场合。 1.增强型8051 CPU，1T，单时钟/机器周期，指令代码完全兼容传统8051； 2.工作电压：STC12C5A60S2系列工作电压：5.5V-3.3V（5V单片机）STC12LE5A
ACOS3_RefManual_v2.3
- 关于CPU智能卡的最新技术资料，包括CPU卡，双界面CPU智能卡，可以供技术开发人员参考学习。-CPU smart card on the latest technical information, including CPU cards, dual interface smart card CPU, you can reference for learning technology development.
RIL_design
- 目前的智能机在硬件上多采用双cpu的架构，一个是基带处理器，主要处理数字信号、语音信号的编码解码以及GSM通信协议，另一个是应用处理器，运行操作系统和各种应用程序。基带处理器、射频和其它外围芯片作为一个模块，成为GSM/GPRS modem，提供AT命令接口。网络的应用已经是一个需求的热点，而目前的GSM模块大多都能支持GPRS功能。应用处理器通过AT命令集与带GPRS功能的无线通讯模块通信，为实现网络的应用提供了一个最底层的支持。 -Intelligent machines in the
Ship_based_on_dual_CPU_design_generator_protection
- 基于双CPU的船舶发电机保护测控装置设计Ship based on dual CPU design generator protection and monitoring device-Ship based on dual CPU design generator protection and monitoring device
HW-D-104v0.13
- HW-D-104 微机控制器适用于全集选8 层站以内双速及变频电梯控制系统。 该系统主要有以下一些功能特点： ① 采用日本富士通100 脚、16 位高性能中央处理器（CPU），程序控制器采 用大容量16M FlashRom，可实现在线编程，可根据要求方便地进行程序升级。 继电器采用OMRON 大容量继电器。其他集成芯片也均采用进口优质产品。 ② 采用一对一并行通讯技术，指令通讯实时性强、信号响应速度快。按钮 灯采用矩阵输出，节省了井道布线。-HW-D-104 comput
HC21.24.421.Witt-OMAP4430
- TI 最新A9双核产品OMAP4430开发架构介绍。-Development introduction of the newset A9 Dual core cpu of TI.
TWO_CPU
- 双cpu遥控和通信协议,鼎天单片机 实用开发-double CPU IIC
DSPIC33编程中文文档
- dsPIC33E/PIC24E CPU 采用 16 位 （数据）的改进型哈佛架构，具有增强指令集，其中包括对 数字信号处理的强大支持。CPU 具有 24 位指令字，指令字带有长度可变的操作码字段。程序计 数器 （Program Counter， PC）为 24 位宽，可以寻址最大 4M x 24 位的用户程序存储空间。 指令预取机制可帮助维持吞吐量，并使指令的执行具有可预测性。除了改变程序流的指令、双字 传送（MOV.D）指令、PSV 访问和表指令以外，大多数指令都以单周期有效执行速率执
计算机组成原理课程设计
- 课程设计题目： 设计实现一个指令字长8位的简单CPU，该机有4条指令，寻址方式至少2种，至少2条双操作数指令 课程设计环境： Quartus II、ModelSim-Altera、FPGA开发板 课程设计内容： 设计实现一个指令字长8位的简单CPU，该机有4条指令，寻址方式至少2种，至少2条双操作数指令。所设计的系统能调试通过，进行仿真测试后在FPGA开发板上运行一段程序，通过检查程序结果的正确性来判断所设计计算机系统的正确性。 设计过程： 包含以下设