搜索资源列表
elevator
- 基于VHDL程序设计电梯的状态机.共六层的电梯有16个输入.其中包括5个上升,5个下降和六个电梯内的控制部分.
asdf
- EDA常用计数函数VHDL程序设计,基于VHDL的交通灯设计实例&分频器
基于FPGA的USB2
- 介绍了一种用VHDL设计USB2.0功能控制器的方法，详术了其原理和设计思想，并在FPGA上予以实现。
雷鸟车尾灯控制器
- 基于VHDL的时序电路设计
基于VHDL语言的交通灯控制系统设计
- VHDL 交通灯控制系统 QuartusⅡ FPGA
VHDL设计的相关实验，包括4位可逆计数器
- VHDL设计的相关实验，包括4位可逆计数器，4位可逆二进制代码－格雷码转换器设计、序列检测器的设计、基于ROM的正弦波发生器的设计、数字密码锁的设计与实现。-VHDL design of experiments, including four reversible counters, four reversible binary code- Gray code converter design, the sequence detector design, the ROM-based sine w
aaa.rar
- EDA基于VHDL语言的数字频率计的设计及其仿真,EDA figure based on the VHDL language Cymometer Design and Simulation
lock.zip.zip
- 基于VHDL电子密码锁设计，数码管显示，比较有用的毕业设计，大家可以参考一下,VHDL-based design of electronic locks, digital display, more useful for the design of the graduation, we can refer to
DDS.rar
- 本设计基于数字频率合成技术,采用正弦查找表实现波形产生.直接数字频率合成技术（DDS）是一种先进的电路结构，能在全数字下对输出信号频率进行精确而快速的控制，DDS技术还在解决输出信号频率增量选择方面具有很好的应用，DDS所产生的信号具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等诸多优点。 文中介绍了DDS的基本原理，对DDS的质谱及其散杂抑制进行了分析。程序设计采用超高速硬件描述语言VHDL描述DDS,在此基础上设计了正弦波、三角波、方波等信号
FPGAfrequencytransformer
- 基于FPGA的数字下变频器设计，分析数字下变频结构及其实现方法-FPGA-based digital down-converter design, analysis, digital down-conversion architecture and implementation method of
VHDL-basedhigh-speedserialADconvertercontroldesign
- 基于VHDL的高速串行AD转换器控制设计与实现,收费论文,文章中含有设计方法和代码.-VHDL-based high-speed serial AD converter control design and implementation, charges papers, articles containing design methods and code.
VHDL
- 本文是基于VHDL语言的洗衣机控制器设计与仿真的源代码，并且内附详细解析，对初学者有很大的帮助-This article is based on the VHDL language, washing machine controller design and simulation of the source code, and included detailed analysis, there is a great help for beginners
VHDL
- 本文介绍的是基于VHDL的简易电子琴的设计，采用EDA作为开发工具。-This article describes a simple VHDL-based keyboard design and use of EDA as a development tool.
VHDL
- 基于VHDL的数字频率计的详细设计与相关范围-VHDL digital frequency meter
Design-of-VHDL-based-digital-timer
- 基于VHDL的数字计时器的设计 基于VHDL的数字计时器的设计-Design of VHDL-based digital timer
基于FPGA直接序列扩频系统的设计
- 针对一般无线通信系统抗干扰、抗噪声以及抗多径性能力差的缺点，提出了一种基于FPGA 的直接序列 扩频系统设计。该设计采用63 位的pn 码作为扩频调制的码序列，在发送端，对信息码进行扩频调制; 在接收端，对 收到的扩频调制信号进行解扩，增强了系统的抗干扰性和可靠性。同时在Altera 公司的Quartus II 软件中，使用硬件描 述语言VHDL 和原理图相结合的方法进行了电路的设计实现。通过把电路下载到Altera 公司的CycloneIII 的 EP3C10E144C8N 芯片中调试
VHDL-frequency-meter
- 基于VHDL的数字频率计设计.pdf VHDL-based digital frequency meter design. Pdf-VHDL-based digital frequency meter design. Pdf
VHDL
- 基于vhdl的电子钟设计里边包含大概电路比较详细-Based on the electronic clock vhdl inside contains probably more detailed circuit
vhdl
- 基于VHDL的万年历的设计，包括整个的源码设计测试-VHDL-based design calendar, including the entire source code designed to test
基于VHDL卷积交织器的设计与实现
- 基于VHDL卷积交织器的设计与实现(1)(Design and implementation of convolution Interleaver Based on VHDL)