搜索资源列表
DDS-baseddesignofthesinusoidalsignalgenerator
- 本设计采用AT89552单片机，辅以必要的模拟电路，实现了一个基于直接数字频率合成技术(DDS)的正弦谊号发生器。设计中采用DDS芯片AD9850产生频率1KHZ~10MHZ范围内正弦波，采用功放AD811控制输出电压幅度， 由单片机AT89S52控制调节步进频率1HZ。在此基础上，用模拟乘法器MC1496实现了正弦调制信号频率为1KHZ的模拟相度调制信号；用FPGA芯片产生二进制NRZ码,与AD9850结合实现相移键控PSK、幅移键控ASK、频移镇键FSK。-AT89552 the singl
75448152Project1-DDS
- 利用DDS芯片实现正弦波输出 使用synplify pro建立工程，加入这些文件 编译后生成.vqm的文件 用quartusII打开.vqm文件，编译通过 加入.vwf波形仿真文件，进行波形仿真 最后分配引脚，下载即可 - realization of sin wave in FPGA
sincos
- 正弦和余弦波在xilinx FPGA中的产生方法， 有look up table方法-Sine and cosine wave in xilinx FPGA in the production method, and a look up table method
fpga
- 采用正弦/ 余弦细分方案,通过嵌入cos/ sin 表格于FPGA 中,合理控制步进电机两相绕组的电流,实现斩波恒流均匀细分驱动,减小了步距角、提高了步进分辨率,最高细分达到256 。-Using sine/cosine segment program, by embedding cos/sin table in the FPGA, the reasonable control of two-phase stepper motor winding current to achieve const
dds_project
- DDS直接数字频率合成器，能产生正弦波，方波，锯齿波，三角波四种波形，同时能在12864上显示波形类型和频率，用FPGA verilog实现的-DDS direct digital frequency synthesizer can produce sine, square wave, sawtooth wave, triangle wave four waveform, while in the 12864 on display the waveform type and frequency
LC
- 本系统是以FPGA（EP2C8Q240C8）为控制核心，由压控振荡器、PLL倍频器、高频功率放大器、遥控器及LCD显示模块组成的压控LC振荡器。能实现输出正弦波频率在15MHZ~35MHZ步进可调，其最小步进为5002HZ，频率稳定度为10-5。当输出信号的频率为30MHZ、峰峰值稳定在1V左右时，在+12V单电源工作的情况下，功率放大器能实现在50Ω纯阻性和50Ω+20pf容性负载上输出功率大于20mw。LCD显示模块能实时显示输出信号的峰峰值和频率，精度由于10 。-This system
waveform-signal-generator
- 基于FPGA的波形信号发生器的设计和实现，利用VHDL语言实现正弦波三角波等波形信号输出-The waveform signal generator based on FPGA design and implementation, using VHDL language to realize sine wave triangular wave and waveform signal output
DDS.ZIP
- 基于FPGA的DDS信号发生器设计，能显示至少三种波形，方波，三角波，正弦波-FPGA-based DDS signal generator design, capable of displaying at least three waveforms, square wave, triangle wave, sine wave
function-of-fangbozhenxianandsanjiao
- 基于FPGA的函数信号发生器VHDL设计，包括方波、三角波和正弦波-FPGA-based VHDL design function signal generator, including a square wave, triangle wave and sine
DDS
- 基于FPGA的任意波形信号发生器,可实现频率、幅度、相位的调节，输出方波、正弦波、锯齿波-Arbitrary waveform generator based on FPGA
三角函数的Verilog HDL语言实现
- 以Actel FPGA作为控制核心，通过自然采样法比较1个三角载波和3个相位差为1 200的正弦波，利用Verilog HDL语言实现死区时间可调的SPWM全数字算法，并在Fushion StartKit开发板上实现SPWM全数字算法。(With Actel FPGA as the control core, between 1 and 3 triangular carrier phase difference of 1200 sine wave by natural sampling, rea
AD9854模块资料及测试程序
- 包括AD9854模块的介绍和原理图，以及stm32和FPGA，51产生正弦波的源码。