搜索资源列表
VHDLfolat
- 开发环境是FPGA开发工具，主要讲解用CPLD/FPGA实现浮点数的运算
kuhanshu
- １）按当前流行的以 IBM PC 为主机的开发系统对汇编语言的规定，读者不必再进行修改，便可直接使用。 （２）对浮点运算子程序库进行了进一步的测试和优化，对十进制浮点数和二进制浮点数的相互转换子程序进行了彻底改写，提高了运算精度和可靠性。 （３）新增添了若干个浮点子程序（传送、比较、清零、判零等），使编写数据处理程序的工作变得更简单直观。 在使用说明中开列了最主要的几项：标号、入口条件、出口信息、影响资源、堆栈需求，各项目的意义请参阅《单片机应用程序设计技术》第六章 6.3.7
DesignofFloatingPointCalculatorBasedonFPGA
- 给出系统的整体框架设计和各模块的实现，包括芯片的选择、各模块之间的时序以及控制、每个运算模块详细的工作原理和算法设计流程；通过VHDL语言编程来实现浮点数的加减、乘除和开方等基本运算功能；在Xilinx ISE环境下，对系统的主要模块进行开发设计及功能仿真，验证 了基于FPGA的浮点运算。 -The overall framework of system design and realization of each module which contain selection of ch
DSP-fixed-and-floating-point-format
- 介绍DSP中定点数与浮点数的表示形式，比如定点数的Q格式，定点数以及浮点数的运算-Introduced in DSP fixed point and floating-point representation, such as fixed-point Q-format, fixed-point and floating-point operations
mar2010
- 基于FPGA的单精度浮点数乘法器设计，本文设计了一个基于FPGA的单精度浮点数乘法器。乘法器为五级流水线结构。设计中采用了改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构，减少了部分积的数目，缩短了部分积累加的耗时；提出了对尾数定点乘法运算中Wallace树产生的2个伪和采用部分相加的处理方式，有效地提高了的运算速度；并且加入了对特殊值的处理模块，完善了乘法器的功能。单精度浮点数乘法器在Altera DE2开发板上进行了验证，其在Cyclone II EP2C35F672C6器
cPP-Calculator
- （1）具备整型数据、浮点型数据的算术（加、减、乘、除）运算功能。依次输入第一个运算数、运算符（+，-，*，/）、第二个运算数，然后输出结果。结果可以作为下一个运算的第一运算数。按‘C’清屏，按‘R’返回 菜单。 例如：输入：2 + 5 输出：7 （2）实现单运算符表达式计算的功能。输入的操作数可以包含整数或浮点数。输入表达式如下： 例如：输入：2+5 输出：7-(1) with integer data, floating point
floating-point-test
- 关于浮点数运算的测试文档，主要是对浮点数进行处理，基于MIPS指令集-based on MIPS， doing the simple testing
Stack
- 用c++语言借用栈将中缀表达式转化为后缀表达式并且计算出后缀表达式的值，支持浮点数运算-Borrowing the language used c++ stack will infix expressions into postfix expression and calculate the value of the postfix expression of support for floating-point operations
关于FPGA浮点数和定点数的计算法则
- 有关于FPGA浮点数和定点数的区别，以及运算方法，需要的读者可以下载观看，非常帮助作用