搜索资源列表
uart766
- ---实现的部分VHDL 程序如下。 --- elsif clk1x event and clk1x = 1 then ---if std_logic_vector(length_no) >= “0001” and std_logic_vector(length_no) <= “1001” then -----数据帧数据由接收串行数据端移位入接收移位寄存器---rsr(0) <= rxda --- rsr(7 downto 1) <= rsr(6 down
SPI 总线协议
- SPI 是一个环形总线结构，由ss（cs）、sck、sdi、sdo 构成，其时序其实很简单，主要是在sck 的控制下，两个双 向移位寄存器进行数据交换。 假设下面的8 位寄存器装的是待发送的数据10101010，上升沿发送、下降沿接收、高位先发送。 那么第一个上升沿来的时候数据将会是sdo=1；寄存器=0101010x。下降沿到来的时候，sdi 上的电平将所存到 寄存器中去，那么这时寄存器=0101010sdi，这样在8 个时钟脉冲以后，两个寄存器的内容互相交换一次。这样就完 成里一
IO74LS164
- I0口驱动74LS164,8位同步移位寄存器，将data_buf的数据逐位输出到simuseri_DATA
电子拔河
- 电子拔河游戏的实现, 二极管,移位寄存器和计数器的实现-electronic game of tug-of-war to achieve, diodes, shift register and counter the realization
74ls595.rar
- 单片机与74LS595(8位输出锁存移位寄存器)的使用方法 74595的数据端： QA--QH: 八位并行输出端，可以直接控制数码管的8个段。 QH : 级联输出端。我将它接下一个595的SI端。 SI: 串行数据输入端 ......... ,SCM and 74LS595 (8-bit output latch shift register) 74595 to use the data side: QA- QH: 8 parallel output can directly co
LXY28161-EN
- 零星雨16位恒流移位寄存器手册，零星雨16位恒流移位寄存器手册-Constant current shift registers Manual 16 sporadic rain, sporadic rain 16 constant current shift register
VHDL1
- 移位寄存器和9人表决器电路的VHDL设计方案-Shift register people to vote and 9 of VHDL circuit design
spartan6_fpga_blockram_user_guide
- Spartan6 FPGA中的块存储器使用指南，可以构建为FIFO，ROM，RAM，移位寄存器等。-Spartan6 FPGA block memory in the User Guide, you can build for FIFO, ROM, RAM, shift registers and so on.
tongREG
- 桶型移位寄存器，用于寄存器的移位，用vhdl编写 -Barrel shift register for shift register, with write vhdl
chuanxing
- 串行通信MCS-51单片机内部有一个全双工的串行通信口，即串行接收和发送缓冲器（SBUF），这两个在物理上独立的接收发送器，既可以接收数据也可以发送数据。但接收缓冲器只能读出不能写入，而发送缓冲器则只能写入不能读出，它们的地址为99H。这个通信口既可以用于网络通信，亦可实现串行异步通信，还可以构成同步移位寄存器使用。-MCS-51 microcontroller serial communication within the a full-duplex serial communication
Text1
- 单片机 双机 通信 89S51串口通信是指一个位，连续发8位，寄存器移位一样移8位-it is very good
1
- 掌握各类触发器、移位寄存器的触发方式、逻辑功能及原理-Master various types of triggers, trigger the shift register, logic functions and principles
BCH-code-_matlab
- 循环码是线性分组码中最重要的一种子类，是目前研究得比较成熟的一类码。它的检、纠错能力较强，编码和译码设备并不复杂，而且性能较好，不仅能纠正随机错误，也能纠正突发错误。循环码还有易于实现的特点，很容易用带反馈的移位寄存器实现其硬件 。循环码具有许多特殊的代数性质，这些性质有助于按照要求的纠错能力系统地构造这类码，并且简化译码算法，目前发现的大部分线性码与循环码有密切关系正是由于循环码具有码的代数结构清晰、性能较好、编译码简单和易于实现的特点，因此在目前的计算机纠错系统中所使用的线性分组码几乎都是循
111
- 用GAL16V8设计可变长度序列信号发生器，在掌握伪随机序列性质的基础上，设计给定长度的伪随机序列信号发生器，也即设计给定n后（n为移位寄存器的级数）最长线性反馈移位寄存器序列。并在给定n产生的最长序列的基础上，截短出课题给出的序列长度，并用FM软件对可编程器件GAL16V8进行编程，以实现长度不同的序列信号发生器。-GAL16V8 design variable-length sequence signal generator based on the master pseudo-random
block2
- 阻塞赋值方式，描述的移位寄存器2verilogHDL源代码实现-Block verilogHDL
test
- 实现线性移位寄存器和对偶移位寄存器的运算-Achieve the dual linear shift register and the shift register operation
register
- 基于LPM的左右移位寄存器的层次法设计，一份内容很全面的手册。-TPM about a shift register AHP-based design, a very comprehensive manual.
JICHUNQI
- 使用labview移位寄存器，求解函数平均数问题，其中利用常用的数值函数-Using labview shift register, average problem solving function, which make use of the commonly used numerical function
线性卷积编码的线形移位寄存器poly2trellis的解释
- 线性的卷积编码，基本的信道编码，可以由线性移位寄存器（即线性多项式）构成。 输出网格trellis表示由移位寄存器组成的网格装的卷积编码器，通过移位寄存器多项式生成，所以在Matlab中的函数叫做poly2trellis，也就是多项式poly-to-网格trellis，用来描述寄存器的结构方式。生成的trellis可以作为线形卷积编码函数convenc和或者其解码（如Viterbi解码函数vitdec）的输入。