搜索资源列表
verilogpll1234
- 基于verilog的全数字锁相环的设计,基于verilog的全数字锁相环的设计。-verilog DPLL the design, verilog based on the DPLL design.
MC145159PLL
- 基于MC145159的PLL频率合成器设计与实现 介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片M C 145159的工作特性,给出了集成锁相环芯片M C 145159的一个应用实例,为高频频率合成器的设计提供了一个较好的思路.测试结果证明了设计的合理性与实用性,系统频率稳定度优于10-7.-MC145159 PLL frequency synthesizer design and realization of PLL frequency synthesizer the basic
digtal_radio_design
- 数字式调频收音机设计 介绍利用数字锁相频率合成技术构成收音机的电调谐部分并阐述了收音机的调台、选台、搜索与存储等功能的电路设计原理,着重介绍了用收音机集成芯片CXA1019S构成的FM电路、频率合成器芯片BU2614构成的锁相环电路。
ProgrammableClockGenerators_Chinese
- 可编程时钟发生器及CYPRESS公司锁相环技术介绍,对硬件设计有参考价值!
DPLL_Circuit
- 本文在说明全数字锁相环的基础上,提出了一种利用FPGA设计一阶全数字锁相环的方法,并 给出了关键部件的RTL可综合代码,并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程,最后对一些有关的问题进行了讨论。
pllddfs
- 一种基于锁相环的数字频率合成器的设计
dpll_fpga
- 基于FPGA设计数字锁相环,提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
PLL
- 国外一篇很好的数字锁相环(PLL)设计文档(解压后PLL.pdf),不可不看呦!
DigitalPLL
- 介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。
ACarrierTrackingAlgorithmBasedOnFPLL
- 介绍了一种基于锁频锁相环(FPLL)的载波跟踪算法。频率跟踪模块可以适应较大动态范围的频率变化,基于软件的数控振荡器(NCO)模块可以达到极高的频率跟踪精度。由于有锁频环的频率牵引,锁相环路滤波器可以设计得很窄,具有很好的抑噪性能,满足精确跟踪载波相位的要求。因此,该基于FPLL的载波跟踪算法可以适应信号存在较大的动态范围和噪声干扰的应用环境;同时,其鉴频鉴相算法表达式简单,易于用可编程数字器件实现。
数字Costas环的设计与实现
- 针对扩频系统的载波同步, 研究了数字Costas 环的设计和实现方法。介绍了数字Costas 环的结构、实现载波同步的基本方法。以二阶环为例, 分析了数字锁相环的环路滤波器的参数设计方法, 为数字Costas 环的设计提供了参考。提出了在高速信号处理板(以FPGA 和DSP 为基础) 中数字Costas 环的实现方案, 经工程验证, 能够实现载波同步, 解调出所需信号.
三相电压不平衡条件下锁相环的设计与实现
- 为了保证并网逆变器、静止同步补偿器等电力电子装置在三相不平衡、畸变或 电压突降条件下正常工作,要求必须研究使用高性能锁相电路跟踪检测技术,能够快 速、准确地锁定正序基波电压相位。本文针对三相电压不平衡等现象研究了锁相环 的设计及实现,主要包括以下几方面: 首先,介绍了课题研究的背景及意义,并对锁相环的工作原理、种类及其发展状 况作了较为全面的综述,总结了并网变换器对锁相环技术的基本要求。 其次,在分析基于单同步参考坐标系的软件锁相环(SSRF SPLL)的结构和工作原 理的基础上,
pllverilog 完成pll锁相环的设计
- 基于FPGA的程序编写,完成pll锁相环的设计,实验证明次程序是完整的-FPGA-based programming, complete pll PLL design, experiments show that second program is complete
phase_test
- 基于verilog的鉴相器设计,鉴相器是锁相环的一部分,功能是检测两个时钟是否同步-The phase detector based on verilog design, PLL phase detector is part of function is to test whether the two clock synchronization
dxz
- 低相噪、低杂波数字锁相环路滤波器的设计,caj格式,下载前请安装相应阅读器-Low phase noise, low-noise digital phase-locked loop filter design, caj format, download the pre-install the corresponding reader
smart
- 智能 全数字锁相环的设计 -smart all digital PLL design , very good
simplex_wireless_calling_system
- 单工无线呼叫系统分发射和接收两大部分。发射部分采用锁相环式频率合成器技术, MC145152和MC12022芯片组成锁相环,将载波频率精确锁定在35MHz,输出载波的稳定度达到4×10-5,准确度达到3×10-5,由变容二极管V149和集成压控振荡器芯片MC1648实现对载波的调频调制;末级功放选用三极管2SC1970,使其工作在丙类放大状态,提高了放大器的效率,输出功率达到设计要求。接收部分以超大规模AM/FM立体声收音集成芯片CXA1238S为主体,灵敏度、镜像抑制、信噪比等各项性能指标均达
2009
- 智能全数字锁相环的设计,基于FPGA实现。-Intelligent all-digital phase-locked loop design, FPGA-based implementation.
fjq1
- 介绍了在数字语音通信中, 利用在系统可编程技术和复杂可编程逻辑器件CPLD, 实现了数字语音的复接和分接 对于其中的单稳态电路的数字化和数字锁相环提取位同步信号也进行了详细的设计说明。实际应用结果表明, 系统工作稳 定可靠, 设计是成功的。-Describes the digital voice communications, the use of in-system programmable technical and complex programmable logic devic
Phase-Locked-Loop-FAQ
- 关于锁相环设计经常遇到的一些问题的官方解答.为设计者提供一些参考.-PLL design on some of the problems often encountered in the official answer. Provide some reference for the designer.