搜索资源列表
THREAD
- 线程应用以及加锁应用实例用C++在XP环境下以及Visual studio8.0开发环境下开发DLL应用到-Threaded applications and locking application example with C++ DLL developed in the XP environment and Visual studio8.0 development environment applied to
ADLL-verilog-code
- 数字锁相环的设计代码，完整的，希望能帮到大家-PLL phase-locked loop
yinhangjia
- java实现银行家算法，银行家算法是一种最有代表性的避免死锁的算法-implement code
frequency-synthesis
- 常用锁相环芯片参数，功能，使用环境。频率合成发展的历史及前景-Common PLL chip parameters, function, use of the environment. To frequency synthesis history of the development and prospects
LL
- 在交通灯控制中，南北和东西分别使用LED数码管来显示红、绿、黄灯的点亮时间。countdown_duan_en控制锁存器，从而选择显示的LED-In traffic light control, the north-south and east-west, respectively using the LED digital tube to display the red, green, yellow light time. Countdown_duan_en latch control to
asd
- at8951仿真 寄存器 按键 锁存点阵-The following code
make-PLL-with-matlab
- 用matlab仿真锁相环 来实现载波同步，调频等功能-Use Matlab simulation phase-locked loop to achieve carrier synchronization, FM
low-jitter-Clock-IC
- 每个数码系统之所以正常准确工作的基础是其心脏 – 时钟序列的无误. 而用来产生时钟信号的资源有许多种: 系统主芯片输出时钟信号, 以MCU微处理器来产生时钟, 以成本较低的晶振来产生时钟信号, 但是还是有很多人不知道或不了解我们还有另外一个选择:用一个集成电路PPL(锁相环)时钟芯片.-Each of the digital system is the reason why the normal work accurately based on the its heart- clock sequ
MAX264
- 采用Maxim公司的可编程滤波器MAX264设计的锁相跟踪滤波器，能够实现自动跟踪频率功能，使得滤波范围增加，免去调整滤波中心频率的麻烦，采用单片机编程。-The programmable filter Maxim MAX264 design phase-locked tracking filter, automatic tracking frequency, the increase in filter range, eliminating the need to adjust the fil
Introduction-of-Xilkernel_API
- Xilkernel是Xilinx公司提供的用于EDK系统的小型、模块化的操作系统，支持MicroBlaze、PowerPC405以及PowerPC440处理器。支持可移植操作系统接口(POSIX）。 Xilkernel功能函数包括：线程管理、信号量、消息队列、共享内存、互斥锁、动态内存管理、软件定时、用户层中断处理API等几个方面。 -Xilkernel Xilinx EDK system for small, modular operating system, to support t
mimasuo
- 1、 设计一个密码锁的控制电路，当输入正确代码时，输出开锁信号以推动执行机构工作，用红灯亮、绿 灯熄灭表示关锁，用绿灯亮、红灯熄灭表示开锁； 2、 在锁的控制电路中储存一个可以修改的 4 位代码，当开锁按钮开关（可设置成 6 位至 8 位，其中实际 有效为 4 位，其余为虚设）的输入代码等于储存代码时，开锁； 3、 从第一个按钮触动后的 40 秒内若未将锁打开，则电路自动复位并进入自锁状态，使之无法再打开，并 由扬声器发出持续报警信号，手动停止报警信号。 -failed to t
Direct-Digital-Synthesis
- 频率合成经典文档，锁相环的知识，杂散 以及消除方法-Direct Digital Synthesis
ReaserchOf2MWDFIGSystem
- 在2 MW 双馈风电变流器的开发过程中，电磁暂态仿真是验证控制策略和制定相关技术参数的重要手段。建立 了2 MW 双馈风力发电系统电磁暂态仿真模型，介绍了电压空间矢量脉宽调制（SVPWM）技术在PSCAD/EMTDC 的 实现方法，真实反映了变流器的动态开关过程和谐波特性。另对网侧变流器的软件锁相环（SPLL）进行了优化设计， 使之能快速、准确地跟踪电网基波正序电压，有助于改善网侧变流器在电网不对称故障期间的动态控制性能。-2 MW doubly-fed wind power con
Text
- 银行家算法，银行家算法是避免死锁的一种重要方法，本实验要求用高级语言编写和调试一个简单的银行家算法程序。-Banker' s algorithm
shumaguanxuehao
- 51单片机多位数码管显示学号 身份证 适用于单片机开发板 特别是含有锁存器的 数码管-51 single-chip many digital tube display Student ID Identity Card applicable to Yu MCU development board particularly those containing latches' s digital tube
NE564D
- 基于NE564D锁相环频率合成器的设计，毕业设计来的-Based NE564D PLL frequency synthesizer design, graduate design come
mutexes-variables-semaphores
- Linux多线程编程中互斥锁、条件变量和信号量-Linux multithreaded programming mutexes, condition variables, and semaphores
1
- 51单片机系统安全模块 实现电子号码锁功能-51 SCM system security module implements electronic number lock function
die
- SQL Server 数据库死锁状况检查-SQL Server database deadlock condition inspection
FLZS
- 一款集结多款软件的助手！内置文件捆绑分离器，天堂7级，文件捆绑器，图标提取器，站点源码查看器，QQ批量登陆，QQ挂机，电脑挂机锁等-A variety of software assembled assistant! Built-in file bundled splitter, heaven 7, file bundle, icon extractor, site source code viewer, QQ bulk landing, QQ hang up, computer hook lo