搜索资源列表
哈夫曼编/译码器课程设计
- 利用哈夫曼编码进行信息通讯可以大大提高信道利用率，缩短信息传输时间，降低传输成本。但是，这要求在发送端通过一个编码系统对待传数据预先编码，在接收端将传来的数据进行译码（复原）。对于双工信道（即可以双向传输信息的信道），每端都需要一个完整的编/译码系统。试为这样的信息收发站写一个哈夫曼码的编译码系统 基本要求： 1.接收原始数据：从终端读入字符集大小n,n个字符和n个权值，建立哈夫曼树 2.编码：利用已建好的哈夫曼树，对文件中的正文进行编码 3.译码：利用已建好的哈夫曼树将代码进行译码.
Convolutional-code-codec-matlab
- 卷积码（2，1，3）编译码matlab程序，简单易懂-Convolutional code (2,1,3) codec matlab
7decoderdesigndigitaldisplay
- 1.学习7段数码显示译码器设计。 2.进一步熟悉VHDL设计技术,掌握CASE语句的使用。 3.掌握文本输入法的顶层设计方法。 -1. Learning 7 decoder design digital display. 2. More familiar with the VHDL design techniques, master the use of CASE statements. 3. Have the text input method of the top-level d
viterbi_decode
- 本程序为V_log代码，实现维特比译码，卷积码为（2，1，3）-viterbi_decode (2,1,3)
fengpin
- 1.其中top file 为 division，其中的clk_com是比较的频率，用它来和分频后波形进行比较，便于观察， 2.any_enve为任意偶数分频文件 3.any_odd为任意奇数分频文件 4.是一个用于2进制与8进制的译码器，我用它来显示在数码管上当前到底是多少分频-1. Which top file to division, which is relatively clk_com frequency and the frequency with whi
Design-of-LDPC-codes-on-FPGA
- 小论文《基于FPGA的（3,6）LDPC码并行译码器设计与实现》实现了码率为1/2，帧长为1008bits的规则（3,6）LDPC码译码器-Design and Implementation of Parallel Architectures Decoder for（3,6）LDPC Codes Based on FPGA code rate of 1/2 and block length of 1008 bits has been implemented based on FPGA(S
2-1-3matlab
- matlab仿真通过的2 1 3卷积编译码-213 convolutional encoding and decoding matlab simulation by