搜索资源列表
FPGA_GPS_C_A
- 本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用，通过硬件描述语言VERILOG在ISE中实现电路生成，采用MODELSIM、SYNPLIFY工具分别进行仿真和综合。
clock_fpga
- 通过fpga产生时钟的VHDL源码，QII7.1下调试通过
ise_book
- Xilinx ISE9.x FPGA\\CPLD设计指南 原书光盘上的源码 包含大量vhdl源码
statemachine
- FPGA 经典状态机的设计应用文档与相关源码-state machine coding styles for synthesis in fpga
LED
- FPGA实现LED显示屏单面板扫描程序源码-FPGA realization of LED display single-sided scanner source
digitalfreq
- 由于本人没有多少很好的源码，所以只能上传目前所做项目的相关参考文献资料。资料一的内容是数字分频器的参考文献，在fpga中数字分频器用的很多，文献对于设计小数分频器有一定的参考价值。-I am not much good as the source, we can only upload now doing projects related reference materials. Information content of a digital divider references in the
FPGA--uart(verilog)
- verilog uart 源码，编译器ISE9.1i版本，很有用的源码-verilog uart code
FPGA---buld-gennerate
- verilog uart 源码，编译器ISE9.1i版本，很有用的源码-verilog uart code
SVPWM_FPGA_ContainSourceCode
- 广东工业大学硕士论文《SVPWM算法优化及其FPGA/CPLD实现》，在详细分析经典SVPWM算法基础上，提出一种优化算法，并在FPGA上实现。论文附录包含VHDL源码。-Guangdong University Thesis " SVPWM algorithm to optimize its FPGA/CPLD realization" in the detailed analysis of the classical SVPWM algorithm is propose
snac038
- ti评估板ADC10D1x00RB Design Package,内附原理图，pcb，FPGA源码-ADC10D1x00RB Design Package,FPGA Source Code，layout，Schematic are included
DE2_NET
- DE2开发板例程源码，FPGA:EP2C35F256C6，代码基于quartus II 9.0以上的版本（随板光盘的为7.2的版本，在9.0以上的版本上编译通不过会报错）。该代码主要功能为FPGA对以太网通信，与PC机通信-In this demonstration, we will show how to send and receive Ethernet packets using the Fast Ethernet controller on DE2 board. We use the
shuzupinlvji_
- 使用FPGA开发，包含数字频率计完整报告，电路图和源码。-Using FPGA development, including digital frequency meter complete report, circuit diagram and source code.
AD9854模块资料及测试程序
- 包括AD9854模块的介绍和原理图，以及stm32和FPGA，51产生正弦波的源码。