搜索资源列表
DDR2_hardcore_userguide
- xillinx Spartan6 FPGA DDR 接口设计指南-xillinx Spartan6 FPGA DDR Interface Design Guidelines
Spartan_3E_Starter_Kit_User_Guide
- spartan-3e使用手册中文版与Spartan-3E FPGA Starter Kit Board User Guide 配合看-Spartan 3E Starter Kit User Guide
dd
- 设计的随机数发生器可产生两个随机数，由一开关（RIN）进行控制，RIN为1时随机数发生器被清除，RIN为0时随机数发生器将产生1-6的两个随机数，可由LED数码管显示，显示的方式可由设计者自行设计，既可以选择数码管中的任两个LED显示随机数，也可让四位LED同时显示一个随机数（按一定的时间跳转显示）。根据给定的材料完成上述系统的设计，用Xilinx ise完成功能的设计与仿真，并最终下载到目标板XILINX SPARTAN-3 Starter Board上进行验证实现。-The random n
SP6_data
- Spartan 6 datasheet from xilinx
vtc_demo
- Xilinx DCM phase change interface for spartan 6
Lab05-Chipscope_Debugging_13_1_1
- xilinx fpga microblaze Embedded Chipscope DebuggingThis is the fifth tutorial in a series of training material dedicated to introducing engineers to creating their first embedded designs. These tutorials will cover all the required steps for creating
Xilinx_PCIe_Core-DMA
- 本文档介绍了一种基于Xilinx Endpoint Block Plus PCIe IP Core，由板卡主动发起的DMA设计。该设计利用通用的LocalLink 接口，所以方便的兼容支持Xilinx PCIe 硬核的器件，例如Virtex 5，Virtex 6，Spartan 6，并且实际在ML555 和ML605 开发板上实际测试通过。此外，驱动将板卡的控制封装起来，提供用户层简单的读写接口，方便上层程序的开发。-This document describes an approach bas
projectaq1.cr
- Write VHDL specifications for an eight bit twisted ring counter based on each of the designs in the previous problem. Look at the synthesis report generated by the design tools (use the Spartan 2 xc2s15-cs144-6 part for this). How many fli
sp601_gerber
- Xilinx Spartan-6 开发板原理图加PCB-PCB运用的是Cadence Allegro
wp311
- Improving Performance in Spartan-6 FPGA Designs
黑金Sparten6开发板Verilog教程V1.6
- 黑金spartan的开发板教程，包含了各类接口如spi，uart，vga的用例，以及各项存储器如flash，ddr的操作方法(spartan 6 example design)