CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 文档资料 搜索资源 - Verilog serial

搜索资源列表

  1. serial1

    0下载:
  2. 串口简化verilog模型,固定波特率4.8k, 输入、输出使能输出-Verilog model of serial simplified
  3. 所属分类:Software Testing

    • 发布日期:2017-03-30
    • 文件大小:2.45kb
    • 提供者:stan
  1. async_transmitter

    0下载:
  2. 该程序为RS232串口通信的VERILOG程序,在FPGA上已通过验证,在测试范围内误码率为0-The program for the RS232 serial port communications VERILOG procedures, the FPGA has been validated in the test range of bit error rate is 0
  3. 所属分类:Communication

    • 发布日期:2017-03-26
    • 文件大小:996byte
    • 提供者:su
  1. SPI_VERILOG

    0下载:
  2. SPI串行总线接口的Verilog实现.pdf 通过FPGA实现-The Verilog implementation of the SPI serial bus interface. Pdf FPGA implementation
  3. 所属分类:Project Design

    • 发布日期:2017-04-01
    • 文件大小:235.07kb
    • 提供者:青蛙
  1. ser_adder

    0下载:
  2. 串入串出加法器 verilog 代码 串入串出加法器 verilog 代码-serial adder verilog code serial adder verilog code
  3. 所属分类:Project Manage

    • 发布日期:2017-04-08
    • 文件大小:954byte
    • 提供者:charlie
  1. FPGA_uart

    0下载:
  2. verilog 编写的FPGA串口通信的代码,可实现串口的收发操作-FPGA serial communication code written in verilog serial transceiver operation
  3. 所属分类:software engineering

    • 发布日期:2017-11-14
    • 文件大小:98.72kb
    • 提供者:wangwei
  1. CPLD_18b20_uart

    0下载:
  2. 温度传感器采集数据给cpld,然后由串口上传到上位机;编程语言是verilog;-Temperature sensor collected data to the the cpld, then uploaded to the host computer by serial programming language verilog
  3. 所属分类:Project Design

    • 发布日期:2017-11-20
    • 文件大小:483.06kb
    • 提供者:房贷
  1. SerialPort_RxTx

    0下载:
  2. verilog 简单易用,占用资源少。 串口收发模块。-verilog .Serial port receive & transmition module
  3. 所属分类:Communication

    • 发布日期:2017-11-07
    • 文件大小:874byte
    • 提供者:尹小朋
  1. UART

    0下载:
  2. 基于ISE 用verilog编写的uart串口通信源码-Based on the ISE written in verilog uart serial communication source code
  3. 所属分类:Project Design

    • 发布日期:2017-11-21
    • 文件大小:544byte
    • 提供者:祁伟
  1. verilog-uart

    1下载:
  2. UART(Universal Asynchronous Receiver Transmitter,通用异步收发器)是广泛使用的异步串行数据通信协议。下面首先介绍UART硬件接口及电平转换电路,分析UART的传输时序并利用Verilog HDL语言进行建模与仿真,最后通过开发板与PC相连进行RS-232通信来测试UART收发器的正确性。-UART (Universal Asynchronous Receiver Transmitter, Universal Asynchronous Receive
  3. 所属分类:Software Testing

    • 发布日期:2016-11-15
    • 文件大小:115kb
    • 提供者:李科
  1. chuankou7883

    0下载:
  2. 串口AD的FPGA实现,为verilog程序,芯片为7883,编译已通过-Serial FPGA implementation of AD for verilog program for the 7883 chip, the compiler has passed
  3. 所属分类:software engineering

    • 发布日期:2017-05-15
    • 文件大小:3.5mb
    • 提供者:wulei
  1. spibus

    0下载:
  2. serial peripheral interface bus in verilog
  3. 所属分类:Project Design

    • 发布日期:2017-04-16
    • 文件大小:241.37kb
    • 提供者:chethan
  1. verilog_RS232

    0下载:
  2. 基于FPGA的Verilog硬件描述语言的串口通信设计,非常适合初学者和正在开发的人员使用,参考。-Descr iption Language Verilog FPGA-based hardware serial communication design, ideal for beginners and are being developed to use and reference.
  3. 所属分类:File Formats

    • 发布日期:2017-04-16
    • 文件大小:14.71kb
    • 提供者:zhao deliang
  1. uart

    0下载:
  2. 该模块是基于串口协议用verilog实现了串口的接收和发送功能。-The module is based on a serial port protocol using verilog to realize the function of receiving and sending of the serial port.
  3. 所属分类:software engineering

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:小脑袋
  1. 基于FPGA的串口通信系统

    0下载:
  2. 该设计是基于 FPGA 的串口通信系统模拟仿真,通过对 RS-232 串行总线 接口的设计,掌握发送与接收电路的基本思路,并进行串口通信。采用 Verilog HDL 语言对 UART 波特率产生模块、数据发送模块、接收模块进行硬件描述, 再将其整合为一个 RS-232 收发模块,最终在顶层模块中将两个 RS-232 模块例 化,实现两块 FPGA 芯片全双工通信的设计。(Design of serial communication system based on FPGA)
  3. 所属分类:文章/文档

    • 发布日期:2017-12-19
    • 文件大小:565kb
    • 提供者:小可大本
搜珍网 www.dssz.com