搜索资源列表
keyway
- 有关关键路径的算法源代码，里边有相应的注释-the critical path algorithm source code, along with the corresponding Notes
plugin-tut_timing_verilog_Lab2
- manual for time analysis and testing the critical path in verilog FPGA using Accumulator design
a
- 这是寻找关键路径的超炫的C++源代码，超值得-It is stunning to find the critical path of C++ source code, value was
guanjianlujing
- 数据结构 实现AOE网的关键路径算法-AOE network data structure to achieve the critical path algorithm
guanjianlujing
- 求一项工程完成时的最短时间和路径以及关键路径。-Completion of a project seeking the shortest time and the path and critical path.
guanjianlujing
- 关键路径源程序以及文档，包括程序设计思路分析以及遇到的问题和解决办法等-Source code, and documentation of the critical path analysis, including program design ideas, and encountered problems and solutions.
SHA-1ImplementationOnFPGA
- 希算法SHA-1算法广泛地应用于电子商务、商用加密软件等信息安全领域。通过对SHA．1算法的深入 分析，提出了流水线结构的硬件实现方案。通过缩短关键路径，使用片内RAM代替LE寄存器实现流水线中间变量 的数据传递，有效地提高了工作频率和单位SHA-1算法的计算速度。这种硬件结构在Altera系列芯片上的实现性能 是Ahera商用SHA-1算法IP核的3倍以上。-Hash algorithm SHA-1 is used widely in cryptographic applicati
critical-path
- 求解某项工程计划的AOE网的关键路径。输入数据建立AOE网络，计算每一个事件的Ve和Vl，每一个活动的e和l，求出该项工程的所有关键活动和非关键活动，进而求得关键路径。-Solving the critical path of a project AOE network. Input data setup AOE network, compute Ve and Vl every event, every event e and l, find all the key activities and
HIGH-8B_10B-DECODE-ASIC
- 本文重点研究了高速8b／10b解码器的设计与实现，在详细介绍了解码原理及 多种传统解码方案的基础上，采用流水线结构设计了高速8b／10b解码器。通过 仔细分析传统解码器的不足，精心设计流水线结构及触发器在关键路径上的插入 点，使得所设计电路的速度比传统解码器有了较大的提升。-This paper focuses on the 8b／l 0b decoder，including the decoding principles and a variety of decoding sc