搜索资源列表
FPGA_H_264AVC
- 在FPGA上实现H_264AVC视频编码标准资料-on FPGA achieve H_264AVC video coding standard information
lunwen
- 本文论述了在整个无线收发系统中用软件的方法实现信道编译码系统的功能。实现了一种基于FPGA的信道编译码方法，并给出了VHDL语言的实现方法及仿真波形。信道编译码系统包括发射端的信道编码和接收端的信道译码两大部分。信道编码部分包括汉明编码、基带信号调制本次设计采用DPSK调制方式和并串转换连接模块。译码部分包括汉明译码、DPSK解调和链接模块。本系统的实现过程是:先通过软件编程实现各部分的功能模块,然后编程连接各模块,系统编译仿真通过以后载入FPGA(现场可编程门阵列) 芯片,验证结果。实验表明,
RS_255_223en_code
- GF_2_m_域乘法器的快速设计及FPGA实现，ＲＳ编码及其译码都是在GF_2_m_域中进行的
基于FPGA的红外编码解码器设计报告
- 基于FPGA的红外编码解码器设计报告,红外遥控与fpga的接口设计
基于FPGA设计EnDat编码器数据采集后续电路
- 基于FPGA设计EnDat编码器数据采集后续电路
stx_cookbook.zip
- Altera公司高端FPGA高级综合指导手册，包括：算术运算单元，浮点处理技巧，数据编码格式转换，视频处理，仲裁逻辑，多路选择，存储逻辑，计数器，通信逻辑，循环冗余校验，随机和伪随机函数，加密和同步等编码风格和技巧；,advanced synthesis cookbook for Altera high-end FPGA(Stratix),incuding coding style and design tricks for arithmetic,floating points oper
pcm
- 基于FPGA的PCM编码器与解码器的设计-about fpga and pcm
CRC_realization
- 详细介绍高效的CRC实现算法，多用在DSP或者FPGA这种效率要求很高的硬件上。编码环境是C-Details of the CRC algorithm efficient, multi-DSP or FPGA used in demanding that the efficiency of hardware. Coding environment is C
EDA_L80
- 基于软件无线电的自定义相位扩频编码与FPGA实现无接压密码-good
ENDAT2.2
- 海德汉最新的ENDAT2.2协议规范，用于单圈和多圈的绝对值编码器上。-Heidenhain ENDAT2.2 the latest protocol specification for single-loop and multi-ring on the absolute value encoder.
Pri_encoder
- 在FPGA中设计的优先编码器，能够实现8_3的编码功能，并可以以此类推，实现更多位的编码功能-Pri_encoder
FPGA-basedincrementalphotoelectricencodercountcirc
- 基于FPGA的增量式光电编码器计数电路设计,文章含有Verileg HDL代码.-FPGA-based incremental photoelectric encoder count circuit design, the article contains Verileg HDL code.
CMMB_LDPC
- 一篇关于CMMB中LDPC编码译码的论文，解释得很详细，还有硬件(FPGA)实现方法-CMMB in an article on decoding LDPC coded paper to explain it in detail, as well as the hardware (FPGA) Implementation Method
szjdyccs
- 针对数字信号通过基带系统远程传输问题, 分析了对信号进行编码和频谱变换的原理。在系统结构设计的基础上, 重点介绍了采用FPGA 编程实现基带信号编码、频谱变换、位定时提取的过程, 给出了关键环节的仿真波形。利用伪码对实际系统进行了测试, 证明能可靠地完成基带信号的传输。-For digital signal through the base-band system long-distance transmission problem, analysis of the signal coding
TheRealizationofAdaptiveArithmeticCoderWithFPGA.ra
- 本文又用C语言实现了标准的自适应算术编码，拿它与用FPGA实现的改进后的自适应算术编码的仿真结果对比验证了这种改进后编码器编码的正确性。此种结构的编码效率很高，一个时钟编码一个数据比特，时钟频率可以达到50MHZ，占用的硬件资源大约有800个CLB(可配置逻辑模块)。-This thesis realizes the adaptive arithmetic coding which is not improved with C language，compare with the result o
RS3123
- Reed- So lomon (RS) 码是一种重要的纠错码, 它对随机性和突发性错误有极强的纠错能力, 广泛应用于 数字视频广播(DVB) 系统和其它数字通信领域。给出了一种GF (25) 域上的RS (31, 23) 编码器的实现算法, 介绍 了用现场可编程门阵列(FPGA ) 实现RS 编码器的原理和过程, 并给出了实现电路及其仿真的输出波形。-Reed-So lomon (RS) code is an important error-correcting code, its ra
FPGA-based-CMI-encoding-and-decoding
- 基于FPGA的CMI的编码与译码，且可以正确运行。我自己写的。-FPGA-based CMI encoding and decoding, and can be run properly.
数字信号处理的FPGA的实验的VHDL编码
- 数字信号处理的FPGA的实验的VHDL编码-Experiments of the digital signal processing FPGA VHDL Code
FPGA-based-
- 基于FPGA的光电编码器信号采集与处理-FPGA-based photoelectric encoder signal acquisition and processing
宽带单载波频域均衡系统设计与FPGA实现
- 单载波频域均衡(SC-FDE)是数字通信中克服多径衰落的有效技术。宽带通信系统中 应用单载波频域均衡系统设计，实现137.5 MHz 载波下27.5 Mbps 的码元传输速率。同时在系统中 添加1/2 码率卷积码与(239,223)里德-所罗门(RS)码的级联信道纠错编码，提高系统的可靠性。完成 单载波频域均衡系统设计，分析设计系统的关键技术，最终在现场可编程门阵列硬件平台上进行 系统实现、调试和验证，完成系统实际误码率的测试。