搜索资源列表
FPGA_GPS_C_A
- 本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用，通过硬件描述语言VERILOG在ISE中实现电路生成，采用MODELSIM、SYNPLIFY工具分别进行仿真和综合。
verilog与ISE
- verilog与ISE系列的，非常好
wumayi
- chipscope pro的工作原理、chipscope pro在实现高速误码测试时与其他各部分的接口关系、Verilog语言和ISE软件、chipscope pro在实现误码测试时的工作流程和调试办法-chipscope pro works, chipscope pro high-speed BER testing in other parts of the interface relations, Verilog language and ISE software, chipscope pr
mips--cpu
- 本文基于32位 MIPS CPU的体系架构，采用Xilinx ISE 9.1i软件，通过使用Verilog语言编写了32位MIPS单周期和多周期CPU的程序，完成了其逻辑设计并进行了仿真测试。-Based on a 32 MIPS CPU architectures using the Xilinx ISE 9.1i software, write a 32-MIPS, single cycle and multi-cycle CPU program completed its logic de
UART
- 基于ISE 用verilog编写的uart串口通信源码-Based on the ISE written in verilog uart serial communication source code
ECOP-13349069-03
- verilog语言实单周期cpu的设计，已经用ise测试、仿真通过。-verilog single cpu
readmemb_verilog
- 自己总结的，在ise中verilog编程时需要注意的一些细节，主要是readmemb函数用法-Their own summary, in the ise verilog programming need to pay attention to some of the details, mainly readmemb function usage
costas-loop-in-ISE
- ISE软件中实现costas环的方案，使用语言为verilog。文件为word形式，不含有源代码，只包含实现过程及注意事项。-ISE COSTAS LOOP
div1_feng
- 用verilog实现除法的功能，其中可以实现整数的除法，并有小数的表示。(verilog divider function ise fpga frequency)
14_ethernet_test
- 千兆网学习代码 ISE，状态机实现数据打包，基于PHY芯片实现数据传输(ethernet communication sample with verilog,state machine)
04_led_test
- Verilog写的led灯，可用Vivado/ISE仿真平台仿真(Progress is not created by contented people.)