CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 文档资料 搜索资源 - quartus vhdl fpga

搜索资源列表

  1. 基于VHDL语言的交通灯控制系统设计

    1下载:
  2. VHDL 交通灯控制系统 QuartusⅡ FPGA
  3. 所属分类:文档资料

    • 发布日期:2011-11-30
    • 文件大小:247.39kb
    • 提供者:358248735@qq.com
  1. AlteraArticleContestPapers

    0下载:
  2. 本源码为Altera中国大学生电子设计文章竞赛的历届获奖论文汇编,内容主题涵盖如下4个方面: PLD在通讯、消费类、计算机和工业控制方面的应用 Altera器件、Quartus® II 软件的设计和优化技术 Altera FPGA在数字信号处理中的应用 Nios® II 软处理器在各领域的应用 获奖作品均是是参赛者独立设计的未曾公开发表过的原创性作品,在作品原创性和特色性 、实用性(结合当前的热点应用) 和作品
  3. 所属分类:Project Design

    • 发布日期:2017-06-17
    • 文件大小:25.54mb
    • 提供者:成逛
  1. HuaWei_FPGA_Design

    0下载:
  2. 华为FPGA设计流程说明 由于目前所用到的FPGA器件以Altera的为主,所以下面的例子也以Altera为例,工具组合为 modelsim + LeonardoSpectrum/FPGACompilerII + Quartus,但原则和方法对于其他厂家和工具也是基本适用的。-Huawei FPGA design flow as a result of the current devices used to Altera' s FPGA-based, so the following
  3. 所属分类:software engineering

    • 发布日期:2017-03-28
    • 文件大小:31.32kb
    • 提供者:qinzhan
  1. 基于FPGA直接序列扩频系统的设计

    1下载:
  2. 针对一般无线通信系统抗干扰、抗噪声以及抗多径性能力差的缺点,提出了一种基于FPGA 的直接序列 扩频系统设计。该设计采用63 位的pn 码作为扩频调制的码序列,在发送端,对信息码进行扩频调制; 在接收端,对 收到的扩频调制信号进行解扩,增强了系统的抗干扰性和可靠性。同时在Altera 公司的Quartus II 软件中,使用硬件描 述语言VHDL 和原理图相结合的方法进行了电路的设计实现。通过把电路下载到Altera 公司的CycloneIII 的 EP3C10E144C8N 芯片中调试
  3. 所属分类:文件格式

    • 发布日期:2013-02-18
    • 文件大小:457.58kb
    • 提供者:ymlhhb
  1. 11

    0下载:
  2. 介绍了应用FPGA芯片和硬件描述语言(VHDL)设计微波炉控制器系统的方法。系统使用VHDL编程实现各底层模块的功能,顶层的设计采用图形输入完成。论文主要阐述模块化设计的思想和状态图的描述方法,以及他们在硬件描述语言中的应用,并展示了其在Quartus II 开发系统下的仿真结果。-This paper introduces the application of FPGA chip and the hardware descr iption language (VHDL) method for
  3. 所属分类:software engineering

    • 发布日期:2017-05-07
    • 文件大小:1.39mb
    • 提供者:十禅
  1. dianzimimashuolunwen

    0下载:
  2. 为了使现在的电子密码锁更能智能化的管理,让人们更能方便的使用,让其具有更高的安全性和经济性,针对基于单片机的电子密码锁的不足之处,本文采用EDA技术,利用QuartusⅡ工作平台硬件描述语言,设计一种电子密码锁,并通过一片FPGA芯片实现。采用VHDL语言使用自顶向下的方法对系统进行了描述,并在FPGA芯片CycloneⅡ上实现。设计充分利用了FPGA的资源可编程特性,可高效率的对系统进行升级与改进。设计的密码锁可设置任意密码,比一般的四位密码锁具有更高的安全可靠性,因此,采用FPGA 开发的数
  3. 所属分类:Project Design

    • 发布日期:2017-05-03
    • 文件大小:529.54kb
    • 提供者:许家硕
  1. AES-FPGA

    0下载:
  2. 本文介绍了AES加密算法通过不同的功能结构的FPGA实现,语言背景为VHDL-This paper details Implementation of the Encryption algorithm AES under VHDL language In FPGA by using different architecture of mixcolumn. We then review this research investigates the AES algorithm in FPGA
  3. 所属分类:File Formats

    • 发布日期:2017-04-24
    • 文件大小:187.48kb
    • 提供者:Eric
搜珍网 www.dssz.com