搜索资源列表
RTL-Implementation-Guide
- 想做一个合格的ic工程师么？这个文档告诉你怎样写高质量的rtl代码。这是SYNOPSYS注册用户才可下载的文档
DPLL_Circuit
- 本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并 给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，最后对一些有关的问题进行了讨论。
Examples
- rtl exmple program for keil-rtl exmple program for keil
DesignofCANRTLlevel
- CAN RTL级设计,详细介绍了符合CAN协议的芯片级设计。-Design of CAN RTL level
5
- 介绍了一种嵌入式以太网接口的设计方案, 采用微控制器SPCE500 A 与以太网控 制芯片RTL 8019A S 进行硬件电路连接, L’nSPTM IDE 上采用嵌入式汇编进行软件设计, 并给 出了有关的硬件框图及程序片断.-Introduced an embedded Ethernet interface design, SPCE500 A micro-controller with the Ethernet controller chip RTL 8019A S connected
Verilog
- verilog HDL语言使用手册，包括：语法规则，RTL设计思想和方案等-verilog HDL language user manual, including: grammar rules, RTL design ideas and programs
FAQ
- RTL8019设计时将会遇到的问题及其解答，相信会对你有所帮助-8019 RTL
DSPBuilderusemathord
- DSP Builder是一个系统级（或算法级）设计工具，它架构在多个软件工具之上，并把系统级（或算法仿真建模）和RTL级（硬件实现）两个设计领域的设计工具连接起来，都放在了Matlab/Simulink图形设计平台上，而将QuartusII作为底层设计工具置于后台，最大程度地发挥了这种工具的优势。-DSP Builder is a system-level (or algorithm-level) design tool architecture in a number of software
vlsi_script0607
- RTL Design Guideline E-Book
clock_and_reset
- clock and reset guideline for the implementation at RTL level with diagram illustration.
verilog-coding-rules
- Verilog HDL可综合RTL级代码设计规范及风格-Verilog HDL RTL level code design specifications and style
april2010_1
- 基于FPGA的方向滤波指纹图像增强算法实现，本文利用FPGA具有丰富寄存器资源、可满足高速系统设计等特点，设计了一种基于FPGA纯硬件方式实现方向滤波的指纹图像增强算法。设计采用寄存器传输级（RTL）硬件描述语言（Verilog HDL），利用时分复用和流水线处理等技术，完成了方向滤波指纹图像增强算法在FPGA上的实现。-Directional filtering fingerprint image enhancement algorithm based on FPGA using the FP
Principles-of-Verifiable-RTL-Design
- 本书主要以HDL（verilog/vhdl）为例，详细讲述了在IC DESIGN FLOW中 Verification 以及Test的设计思想、方法和技巧，涵概了测试的各个方面， 是目前进行IC设计的同仁们最为推荐的一本宝典-Book HDL (verilog/vhdl), a detailed account of the IC DESIGN FLOW, Verification and Test of design ideas, methods and techniques, and
Functional-Verification
- 比较早的介绍有关RTL Validation设计的宝典书籍，是原来HP的一位大牛撰写的！！ 你可以到作者的网站看看，有相关的本书的设计范例以及scr ipt下载！如果想使 RTL设计非常的完美，保证你的后端设计一次成功的，这本书是不可缺少的。-Relatively early introduction about the design of RTL Validation Collection books, original HP a large cattle written! ! You
rtl_encrypted
- M82365的VHDL源代码，PC卡接口控制芯片的设计- gate_sim Directory containing files required to run gate level simulation. rtl_sim Directory containing files required to run RTL simulation. synth Directory containing file
FFTPVerilog
- FFT Verilog RTL 经过测试与Altera FFT IP相当-FFT Verilog RTL Altera FFT IP
Principles-of-Verifiable-RTL-Design
- 本书主要以HDL（verilog/vhdl）为例，详细讲述了在IC DESIGN FLOW中 Verification 以及Test的设计思想、方法和技巧，涵概了测试的各个方面， 是目前进行IC设计的同仁们最为推荐的一本宝典-(Kluwer) Principles of Verifiable RTL Design (2nd Ed.)
RTL-coding-guidelines
- RTL coding guidelines Offer a collection of coding rules and guidelines. Make HDL Codes readable, modifiable, and reusable. Achieve optimal results in synthesis and simulation.
RTL-ARM_-_RTX_Kernel
- RTL-ARM_-_RTX_Kernel实时操作系统内核的使用，可以作为RTX_Kernel的学习资料。-RTL-ARM _-_ RTX_Kernel use of real-time operating system kernel, as RTX_Kernel learning materials.
BCH-rtl-sourcecode
- BCH RTL 源代码，内容包括解码和编码，适合应用在需要纠错的芯片产品，已经在实际的芯片验证-BCH RTL Source Code, include encode and decode, verified in actual silicon