数字电子钟的设计原理，可设内容，全部都是逻辑设计，可供参考-The design principle of digital electronic clock, may set the contents of all logic design, for reference

（1）熟悉集成电路的引脚安排。（2）掌握各芯片的逻辑功能及使用方法。（3）了解面包板结构及其接线方法。（4）了解数字电子钟的组成及工作原理。（5）熟悉数字电子钟的设计与制作。 -(1) be familiar IC pin arrangement. (2) to acquire all the chip logic functions and methods of use. (3) understand the bread board structure and wiring methods.

1、 等精度数字频率/相位测试仪是电子通信电路测试设计常需要的一种工具。设计的指标包括，测量频率的范围：（0.1Hz-100MHz），测量精度：測频全域不大于百万分之一。具有脉宽测试功能，相位测试功能。系统的组成框图如下所示，TCLK为待测的信号，BCLK为系统的时钟。其主控制结构如图測频原理所示，采用高速的系统时钟BCLK对待测信号时钟TCLK进行计数，然后计算出一个周期的平均值，最后输出高8位数据。-1, and other precision digital frequency/phase