搜索资源列表
uart766
- ---实现的部分VHDL 程序如下。 --- elsif clk1x event and clk1x = 1 then ---if std_logic_vector(length_no) >= “0001” and std_logic_vector(length_no) <= “1001” then -----数据帧数据由接收串行数据端移位入接收移位寄存器---rsr(0) <= rxda --- rsr(7 downto 1) <= rsr(6 down
FifoDesignWithVerilog
- 处理整帧数据的FIFO的巧妙控制设计,能给大家一个参考-To deal with the entire frame of data FIFO control ingenious design, give you a reference
ThedesignofUniversalAsynchronousReceiverTransmitte
- 本课题所设计的UART支持标准的RS．232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用口模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场
FPGA_QPSK
- 本设计是基于FPGA技术来实现QPSK 数字调制传输系统。通过VHDL语言基于 FLEXlOK芯片完成了QPSK数字调制系统 的调制与解调模块、位同步信号恢复模块、 帧同步信号提取模块，数据采集模块、数据 恢复等模块的设计与仿真。-This design is based on FPGA technology to achieve QPSK Digital modulation transmission system. Based on the VHDL language
chuankou
- 用VHDL语言实现发送一帧10bit，波特率为4800的串口通信控制器。-serial port