搜索资源列表
verilog50%
- 本文主要介绍了50％占空比三分频器的三种设计方法，并给出了图形设计、VHDL设计、编译结果和仿真结果。设计中采用EPM7064AETC44-7 CPLD，在QUARTUSⅡ4.2软件平台上进行。 -This paper introduces a 50% duty cycle three dividers of the three design methods, and gives the graphic design, VHDL design, compile results and the
ddsbyvhdl
- 摘要：介绍了基于可编程逻辑器件CPLD和直接数字频率合成技术（DDS）的三相多波形函数发生器的基本原理，并在此基础上给出了基于CPLD的各模块设计方法及其VHDL源程序-Abstract : Based on the CPLD and direct digital frequency synthesis (DDS) of a three-phase multi-function waveform Generator to the basic principles and on this basi
FPGA
- 系统应用FPGA技术，通过VHDL编程，在CPLD上实现。电子琴的基本原理是产生各个音符对应的频率，将频率放大后驱动喇叭发出音响。该电子琴包括手动弹奏与自动演奏两种功能，其中手动弹奏时还可录音回放。文中叙述了电子琴的设计原理和分块实现的方法，详细介绍各模块的设计及模块之间的连接组合方法，还包括电子琴的使用说明。
VHDL
- 详细介绍了cpld技术的基础知识及其应用开发原理。
CPLD-timer
- 本文介绍一种以CPLD[1]为核心、以VHDL[2]为开发工具的时间控制器，该控制器不仅具有时间功能，而且具有定时器功能，能在00：00～23：59之间任意设定开启时间和关闭时间，其设置方便、灵活，广泛应用于路灯、广告灯箱、霓虹灯等处的定时控制。-This article describes a CPLD [1] as the core, VHDL [2] for the development of tools for time controller that features not onl
IIC-CPLD
- iic总线协议～IIC总线通讯接口器件的CPLD实现，网上下载的资料～～很不错-IIC bus protocol ~ IIC bus communication interface device CPLD realization of downloading the information ~ ~ very good
cpldpwm
- cpld的PWM输出控制，初学cpld良好例程-CPLD output of PWM control, a good beginner routine CPLD
BasedonCPLDFPGAsuchasthefrequencyaccuracyofthedesi
- 基于CPLD／FPGA的可编程逻辑器件，借助单片机AT89C51；利用标准频率50～100MHz的周期信号实现系统计数的等精度测量技术。同时采用闸门测量技术完成脉宽,占空比的测量。-Based on CPLD/FPGA programmable logic devices, with single-chip microcomputer AT89C51 using a standard 50 ~ 100MHz frequency of the periodic signal, such as c
CPLDVHDL.ZIP
- 基于CPLD和VHDL的电子密码锁设计，毕业论文的PDF格式，可以参考一下-Based on CPLD and VHDL design of electronic locks, Thesis of the PDF format, you can refer to
VHDL_FPGA_FILTER
- 用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计-Design using VHDL language FPGA devices based on high sampling rate FIR filter, based on VHDL and CPLD devices, the design of FIR digital filter
bb
- 基于CPLD数字密码锁的设计 实验报告 所有都有 大家参考-CPLD-based design of digital locks all have a test report reference
NewFolder
- 4X4 keypad using cpld wriitten in vhdl.when we press and button it will display key on 7 segment displa
LCD-VHDL
- LCD控制VHDL程序与仿真,FPGA驱动LCD显示中文字符“年”程序-fpga/cpld
ccd-nios
- 提出一种面阵CCD的驱动和数据采集系统的设计方案，采用了nios和cpld的组合。-Presents a planar array CCD drive and data acquisition system design, using a combination of nios and cpld
taxi
- 介绍了出租车计费器系统的组成及工作原理，简述了在EDA平台上用单片CPLD器件构成该数字系统的设计思想和实现过程。论述了车型调整模块、计程模块、计费模块、译码动态扫描模块等的设计方法与技巧。-Introduced a taxi meter system, the composition and working principle outlined in the EDA platform, with the single-chip CPLD devices constitute the digit
vhdl-TAXI
- 随着EDA技术的发展及大规模可编程逻辑器件CPLD／FPGA的出现，电子系统的设计技术和工具发生了巨大的变化，通过EDA技术对CPLD／FPGA编程开发产品，不仅成本低、周期短、可靠性高，而且可随时在系统中修改其逻辑功能。本文利用VHDL语言设计出租车计费系统，使其实现汽车启动、停止、暂停时计费以及预置等功能，通过设置计数电路进行路费及路程的计数，通过设计数据转换电路将路费及路程的十进制数分离成四位十进制数表示，通过设计快速扫描电路显示车费及路费，突出了其作为硬件描述语言的良好的可读性的优点。通
VHDL--light
- 基于VHDL状态机设计的智能交通控灯.该灯控制逻辑可实现3种颜色灯的交替点亮、时间的倒计时，指挥车辆和行人安全通行。-intelligent traffic light，VHDL，state machine ，CPLD
VHDL-for-beginners
- VHDL for beginners. This file contain a few pdf s about distinguishing characteristic. Needed knowledge about VHDL in FPGA/CPLD.-VHDL for beginners. This file contain a few pdf s about distinguishing characteristic. Needed knowledge about VHDL in FP
cpld
- CPLD与电子CAD报告 VHDL中的并行语句、进程 信号、变量、顺序语句 分频器、计数器、译码器、状态机 数字钟综合设计-CPLD and VHDL electronic CAD report in parallel statement, the process signals, variables, sequential statements divider, counter, decoder, an integrated digital clock state machine des
Digital-design-with-CPLD-
- 基于VHDL语言的CPLD数字应用设计(R. Dueck, 2000)-Digital design with CPLD applications and VHDL (R. Dueck, 2000)