quarter ii调用modelsim，在fpga仿真时，为了能减少器件本身对时序的影响，我们一般采用第三方的仿真软件如MODELSIM来验证时序的正确性-quarter ii call modelsim, in fpga simulation, in order to reduce the impact of the timing device itself, we generally use third parties to verify the simulation software,

在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。-In digital circuit design, the timing design is a main indicator of system performance in

FPGA设计时序约束及时序分析资料。详细介绍了时序约束中的基本概念、常用约束、如何分析时序等。-FPGA design timing constraints and timing analysis. Details of the timing constraints of the basic concepts, common constraints, such as how to analyze timing.