实验设备： 1.装有ISE的计算机系统 1台 2.Spartan-III 开发板 1套 用VerilogHD语言，实现含由16个16位寄存器构成的寄存器堆，要求： •支持寄存器地址选择 •支持写入任意16位值 •支持读取寄存器的值 加入到xCal中。

课程设计题目： 设计实现一个指令字长8位的简单CPU，该机有4条指令，寻址方式至少2种，至少2条双操作数指令 　　 课程设计环境： Quartus II、ModelSim-Altera、FPGA开发板 课程设计内容： 设计实现一个指令字长8位的简单CPU，该机有4条指令，寻址方式至少2种，至少2条双操作数指令。所设计的系统能调试通过，进行仿真测试后在FPGA开发板上运行一段程序，通过检查程序结果的正确性来判断所设计计算机系统的正确性。 设计过程： 包含以下设