CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 文档资料 软件工程 搜索资源 - Verilog

搜索资源列表

  1. Design-of-UHF-reader-based-on-FPGA

    0下载:
  2. 电子科技大学 高性能的UHF RFID读写器 设计方案 基于verilog语言 对于在实践中学习verilog非常有帮助-University of Electronic Science and Technology high-performance UHF RFID reader design scheme based on verilog language for learning in practice verilog helpful
  3. 所属分类:Project Design

    • 发布日期:2017-05-27
    • 文件大小:9957933
    • 提供者:马戎
  1. AD9226

    0下载:
  2. Verilog HDL语言不仅定义了语法,而且对每个语法结构都定义了清晰的模拟、仿真语-assd
  3. 所属分类:software engineering

    • 发布日期:2017-05-04
    • 文件大小:345146
    • 提供者:yiwu
  1. auto_seller_verilog

    0下载:
  2. 自动售货机的verilog实现,文档中有设计自动售货机的要求,下面附有代码的实现以及仿真波形-Vending machine verilog achieve, there is a document designed vending machine requirements, implementation and simulation waveforms with the following code
  3. 所属分类:software engineering

    • 发布日期:2017-05-07
    • 文件大小:1114491
    • 提供者:sjy
  1. part1FSM

    0下载:
  2. Verilog implementation of a Finite state machine. Part1 of lab 7 altera de2115 lab. -Verilog implementation of a Finite state machine. Part1 of lab 7 altera de2115 lab.
  3. 所属分类:Project Design

    • 发布日期:2017-05-04
    • 文件大小:10344
    • 提供者:iago
  1. sin-code

    0下载:
  2. 求sin 函数,高效有用,用verilog语言实现,-solve sin function
  3. 所属分类:Software Testing

    • 发布日期:2017-04-12
    • 文件大小:1431
    • 提供者:东帅
  1. cs6745

    0下载:
  2. verilog code for c17 circuit.
  3. 所属分类:Project Design

    • 发布日期:2017-05-06
    • 文件大小:661012
    • 提供者:hossein
  1. uart

    0下载:
  2. 该模块是基于串口协议用verilog实现了串口的接收和发送功能。-The module is based on a serial port protocol using verilog to realize the function of receiving and sending of the serial port.
  3. 所属分类:software engineering

    • 发布日期:2017-04-13
    • 文件大小:1713
    • 提供者:小脑袋
  1. verilog

    0下载:
  2. VITERBI DECODER MODULE This module implements the FSM and instantiation of all the modules used for Viterbi decoding.
  3. 所属分类:software engineering

    • 发布日期:2017-12-14
    • 文件大小:14244
    • 提供者:hasif
  1. wallace4bitdemo

    0下载:
  2. Wallace nultiplier design using 3-2 compressor based on universal gates. verilog HDL is used to design this multiplier
  3. 所属分类:Project Design

    • 发布日期:2017-12-12
    • 文件大小:10205600
    • 提供者:isi
  1. 2D-DCTVERILOG

    0下载:
  2. 2D DCT VERILOG CODE WITH TESTBENCH WHICH HAVING 1D DCT TRANSPOSE MATRIX
  3. 所属分类:Project Design

  1. costas-loop-in-ISE

    0下载:
  2. ISE软件中实现costas环的方案,使用语言为verilog。文件为word形式,不含有源代码,只包含实现过程及注意事项。-ISE COSTAS LOOP
  3. 所属分类:Project Design

    • 发布日期:2017-06-20
    • 文件大小:1126400
    • 提供者:dfdqzp
  1. Piano

    0下载:
  2. Verilog Piano with a single voice.
  3. 所属分类:Project Design

    • 发布日期:2017-12-15
    • 文件大小:3072
    • 提供者:johcamasa
  1. vlsi list

    0下载:
  2. project titles for btech ece
  3. 所属分类:系统设计方案

    • 发布日期:2018-04-19
    • 文件大小:15360
    • 提供者:src5472
  1. autosell

    0下载:
  2. 基于FPGA的自动售货机,有两种商品,每种都是1.5元,可以投入1元和五角两种货币。(A vending machine based on FPGA,)
  3. 所属分类:系统设计方案

    • 发布日期:2018-05-03
    • 文件大小:1164288
    • 提供者:kanydd
  1. SSI_read

    2下载:
  2. 使用Verilog 编程语言实现对11 bit 编码器SSI输出的读取(Use Verilog to read encoder,it's 11 bit and SSI output)
  3. 所属分类:软件工程

    • 发布日期:2018-05-06
    • 文件大小:2048
    • 提供者:Fenmin
  1. 单周期处理器设计基础

    0下载:
  2. 基于MIPS指令集的单周期处理器设计课件,可以使用verilog语言实现。
  3. 所属分类:软件工程

« 1 2 ... 18 19 20 21 22 23»
搜珍网 www.dssz.com