搜索资源列表
dingdianchengfaqisheji
- 目录: 0、 约定 1、 无符号数一位乘法 2、 符号数一位乘法 3、 布思算法(Booth algorithm) 4、 高基(High Radix)布思算法 5、 迭代算法 6、 乘法运算的实现——迭代 7、 乘法运算的实现——阵列 8、 乘加运算 9、 设计示例1 —— 8位、迭代 1、 实现方案1 —— 一位、无符号 2、 实现方案2 —— 一位、布思 3、 实现方案3 —— 二位 10、设计示例2 —— 16位、
11111.files
- 汽车娱乐电子推动了功能和容量的快速发展，促使设计人员在性能、成本和灵活性上做出综合考虑。与其他汽车电子领域不同，多媒体图形应用高度可视化， 其需求多变，在许多情况下甚至还没有建立标准。汽车设计人员需要一个能够提供最灵活、性能最佳而成本可控的解决方案。可编程逻辑，特别是现场可编程门阵列 （FPGA）便是这样的解决方案。 -automobile electronic entertainment functions and promote the rapid development of the
NiosII_implementation_in_CCD_C
- The concept of the Altera Nios II embedded processor implementation inside Field Programmable Gate Array [FPGA] of the CCD camera for the “Pi of the Sky” experiment is presented. The digital board of the CCD camera, its most important components, cur
DSPCCD
- DSP的线阵CCD数据采集系统设计，尤其是ccd方面。-DSP-linear array CCD data acquisition system design, especially in regard ccd.
Calculatorcode
- Java程序计算器是：图形界面与数学计算相结合。图形界面的实现：考虑到按钮多而易混的问题，就选择了用数组来完成实现，在数字进行运算时，考虑的我们一般的计算器都是通过按按钮显示数字的，所以要有个类来获得按钮上的数字，由此可知还需要一个获得按钮上的运算符号，获得数字和运算符号上的按钮是放在链表里的，通过链表的节点不同来识别是数字还是运算符号，一般是第一个节点里存放的数字是第一个参加运算的数，第二个是放的运算符号，第三个是放的第二个参加运算的数，程序设计的优点是：条理清晰，容易理解，容易修改。这样设计
sdcard
- 基于现场可编程门阵列的软核处理器的SD卡读写设计底层读写-Based on field programmable gate array of soft-core processor design of the bottom of SD card reader to read and write
ccd-nios
- 提出一种面阵CCD的驱动和数据采集系统的设计方案，采用了nios和cpld的组合。-Presents a planar array CCD drive and data acquisition system design, using a combination of nios and cpld
High_Speed_FPGA
- This a PPT presentation named HSRA:High-Speed, Hierarchical Synchronous Reconfigurable Array (FPGA) prepared at the University of California at Berkeley. It gives a broad overview for beginners in the digital design with configurable logic. -This i
java
- java基础的PPT，包含源代码，对有关类.输入输出.界面设计.数组应用等作了详细介绍-java-based PPT, contains the source code for the class. input and output. interface design. array of applications are described in detail
doublemult
- 设计了一个双精度浮点乘法器。该器件采用改进的BOO TH 算法产生部分积, 用阵列和 树的混合结构实现对部分积的相加, 同时, 还采用了快速的四舍五入算法, 以提高乘法器的性能。把 设计的乘法器分为4 级流水线, 用FPGA 进行了仿真验证, 结果正确 并对FPGA 实现的时序结果 进行了分析。-Designed a double-precision floating-point multiplier. The device uses an improved algorithm fo
C
- 《程序设计基础》课 程 设 计：包括实验报告和源代码 题目一: 使用菜单选择程序 题目二: 用结构数组设计职工文件 题目四: 链表信息管理 -" Program Design" Course Design: including lab reports and source code subject 1: Use the menu to select the program title 2: The structure of the array design fi
ripple-carry-array-mult
- Ripple carry array multiplier design in verilog HDL
carrysave-array-mult
- Carry save array multiplier design in verilog HDL
antenna
- 高效紧凑的高频地波雷达天线阵列设计- Efficient and compact HF radar antenna array design
Optimal-Design-of-LED-Array-for-SingleLoop-CCM-Bu
- optimal design of LED array
Array-signal-processing
- 本论文的工作是对近场圆形阵列宽带信号进行处理，获得目标/焦点位置增益输出， 预先定义宽带信号阻带的旁瓣衰减大小以及感兴趣频域内的恒定波束宽带模式。本文使 用不同的方法解决这个设计问题，该问题分为两部分，第一部分解决频域内的模型设计， 第二部分给出时域内的结果。仿真结果表明解决方法的有效性。 -This thesis work is a circular array of broadband near-field signal is processed to obtain the
microphone-array
- 麦克风阵列的一些英文技术论文,主要描述如何设计固定波束。-a few english pager for microphone array ，descr ipt how to design fix beamformer.
AES-(Line-Array)
- 非常经典的一份关于主动式阵列音箱的设计资料，还有相关的DSP参数-A very interesting article about the design and implementation of active line array loudspeaker design with appropriate DSP parameters
Untitled2wd
- ARRAY Design for rectangular microstrip antenna
ASIC Design Flow Tutorial
- Integrated Circuits are made from silicon wafer, with each wafer holding hundreds of die