给出系统的整体框架设计和各模块的实现，包括芯片的选择、各模块之间的时序以及控制、每个运算模块详细的工作原理和算法设计流程；通过VHDL语言编程来实现浮点数的加减、乘除和开方等基本运算功能；在Xilinx ISE环境下，对系统的主要模块进行开发设计及功能仿真，验证 了基于FPGA的浮点运算。 -The overall framework of system design and realization of each module which contain selection of ch

　　（1）具备整型数据、浮点型数据的算术（加、减、乘、除）运算功能。依次输入第一个运算数、运算符（+，-，*，/）、第二个运算数，然后输出结果。结果可以作为下一个运算的第一运算数。按‘C’清屏，按‘R’返回 菜单。 　　例如：输入：2 　　+ 　　5 　　输出：7 　　（2）实现单运算符表达式计算的功能。输入的操作数可以包含整数或浮点数。输入表达式如下： 　　例如：输入：2+5 　　输出：7-(1) with integer data, floating point