搜索资源列表
bianyiyuanlisheji
- 1. PL/0 语言介绍 ●PL/0 程序设计语言是一个较简单的语言，它以赋值语句为基础，构造概念有顺序、条件和重复（循环）三种。PL/0 有子程序概念，包括过程定义（可以嵌套）与调用且有局部变量说明。PL/0语言编译程序采用以语法分析为核心、一遍扫描的编译方法。词法分析和代码生成作为独立的子程序供语法分析程序调用。语法分析的同时，提供了出错报告和出错恢复的功能。在源程序没有错误编译通过的情况下，调用类PCODE解释程序解释执行生成的类PCODE代码。 ●保留字(关键字)：所谓保留字是指
20070508
- Visual Basic 6.0可以通过调用API函数格式化一个磁盘，无论是软盘还是硬盘。 打开一个新的项目(工程1) ，如果你没有更改过缺省模式，那么Visual Basic 6.0会自动添加一个form1文件，在form1上添加一个命令控件，将下面的代码拷入。 Option Explicit Private Declare Function SHFormatDrive Lib\"shell32\"( ByVal Hend AS Long,ByVal Dri
000
- #include<iostream> using namespace std int main() { unsigned long x,warcraft,war,l cin> x while(x) { unsigned long *p=new unsigned long[x+1] if(p==NULL) { cerr<<\"error!\"<<endl abo
VirtualKeyboard_full_3_6_1.zip
- Introduction Virtual Keyboard is a great tool when you can t install or use additional keyboard layouts bundled with your OS. For example, you re at the internet cafe where only En/US layout is available and you want to write some letters to your Ru
66KeyLock
- 此题目是通过键盘来实现密码输入是否正确，正确的时候数码管亮，否则发出报警声。 判断是按键还是干扰是非常有用的，它体现了一个系统的抗干扰能力。高低电平在瞬间的变换是很正常的，如果没有这条语句，系统很容易出错。 其中2秒是由定时器0来完成的。 在程序的定时器中断中，用switch代替了if else结构，使得程序的可读性大大增强。 TH0 = (65536-50000) / 256 TL0 = (65536-50000) 256 使得TH0 = 3CH, TL0 = B0H,
bianyiyuanli
- FOR循环语句的翻译程序设计（简单优先法、输出四元式），写出符合给定的语法分析方法的文法及属性文法。 完成题目要求的中间代码四元式的描述。 写出给定的语法分析方法的思想，完成语法分析和语义分析程序设计。 编制好分析程序后，设计若干用例，上机测试并通过所设计的分析程序。-FOR loop of the translation process design (a simple priority method, the output quaternion type), written in
exe3
- 关于日期的加减 Date Date::operator++( int ) { Date temp = *this // hold current state of object helpIncrement() return temp } // end function operator++ const Date &Date::operator+=( int additionalDays ) { for ( int i = 0
89l_DINISHI_LOGO_1200w_7osd
- #define PANEL_ON 0 // Power on state for LCD panel #define PANEL_OFF 1 // Power off state for LCD panel #if 1 #define LIGHT_ON 0 // Power on state for backlight inverter #define LIGHT_OFF 1 // Power off state for backlight inverter #else
code-led
- code seven leg module bcd_tang (clock, rst, s1, led) input clock, s1, rst output [6:0] led reg [6:0] led reg [3:0] bcd wire [3:0] bcd_next always @(posedge clock or posedge rst) begin if (rst == 1 b1) begin bcd <= 4
bank2
- Directions Start by changing your working directory to SL275/mod04/exercise2 on your computer. Create the banking directory. Copy the previous Banking project files in this package directory. Modify the Account class to conditionalize the
codings
- codings for layer Program 13.1 Golden Section Search for minimum of f(x) Start with unimodal f(x) and minimum in [a,b] Input: inline function f, interval [a,b], number of steps k Output: approximate minimum y function y=gss(f,a,b,k) g=(s