CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 文档资料 软件工程 搜索资源 - verilog 滤波器

搜索资源列表

  1. DDCFPGA

    1下载:
  2. 针对DVB-T标准ETSI EN 300 744 V1.5.1,设计了可用于DVB-T接收整机的多速率DDC模块,并在FPGA中仿真实现.在复用数字振荡混频模块的基础上,根据输入信号的不同带宽(6M/8MHz)选择不同的抽取滤波器组完成抽取因子为3或4的多速率处理任务,利用两级半带滤波器(HBF)级联完成4倍抽取滤波,单级奈奎斯特滤波器完成3倍抽取滤波.-For the DVB-T standard ETSI EN 300 744 V1.5.1, designed for DVB-T recei
  3. 所属分类:Project Design

    • 发布日期:2017-04-07
    • 文件大小:301.99kb
    • 提供者:王楚宏
  1. DDS1

    0下载:
  2. 直接数字频率合成器(Direct Digital synthesizer)是从相位概念出发直接合成所需波形的一种频率合成技术。一个直接数字频率合成器由相位累加器、加法器、波形存储ROM、D/A转换器和低通滤波器(LPF)构成-Direct digital frequency synthesizer (Direct Digital synthesizer) is the concept of direct synthesis from the requirements phase of a wav
  3. 所属分类:Project Design

    • 发布日期:2017-03-28
    • 文件大小:255.33kb
    • 提供者:wufeng
  1. ddc_filter

    0下载:
  2. 基于数字下变频的低通滤波器设计,原理和设计理念-digital down convert or ddc low digital filter design
  3. 所属分类:software engineering

    • 发布日期:2017-03-30
    • 文件大小:24.62kb
    • 提供者:mediative
  1. verilog

    0下载:
  2. 最长的那个句子,求sum的赋值语句就是FIR滤波器的计算过程,将二进制乘法转化为移位运算。对于小数点后的乘数是向左移,小数点前的乘数是往右移位。 -The longest sentence, find the sum of the assignment statement is the calculation of the FIR filter, the binary multiplication into shift operation. Multiplier after the deci
  3. 所属分类:software engineering

    • 发布日期:2017-11-08
    • 文件大小:1kb
    • 提供者:jee
搜珍网 www.dssz.com