搜索资源列表
VHDL设计的相关实验，包括4位可逆计数器
- VHDL设计的相关实验，包括4位可逆计数器，4位可逆二进制代码－格雷码转换器设计、序列检测器的设计、基于ROM的正弦波发生器的设计、数字密码锁的设计与实现。-VHDL design of experiments, including four reversible counters, four reversible binary code- Gray code converter design, the sequence detector design, the ROM-based sine w
encoder
- 此为介绍一光电编码器的学术论文，采用VHDL语言编写，介绍了4分频的实现。-This is the descr iption of the papers of a photoelectric encoder using VHDL language, introduced a 4-band implementation.
qiangda
- l、设计用于竞赛的四人抢答器，功能如下： (1) 有多路抢答器，台数为四； (2) 具有抢答开始后20秒倒计时，20秒倒计时后无人抢答显示超时，并报警； (3) 能显示超前抢答台号并显示犯规警报； (4) 能显示各路得分，并具有加、减分功能； 2、系统复位后进入抢答状态，当有一路抢答键按下时，该路抢答信号将其余各路抢答封锁，同时铃声响，直至该路按键松开，显示牌显示该路抢答台号。 3、用VHDL语言设计符合上述功能要求的四人抢答器，并用层次设计方法设计该电路 -l, d
FPGA_4FFT
- 针对高速数字信号处理的要求,提出用FPGA 实现基- 4FFT 算法,并对其整体结构、蝶形单 元进行了分析. 采用蝶算单元输入并行结构和同址运算,能同时提供蝶形运算所需的4 个操作 数,具有最大的数据并行性,能提高处理速度 按照旋转因子存放规则,蝶形运算所需的3 个旋转 因子地址相同,且寻址方式简单 输出采取与输入相似的存储器 运算单元同时采用3 个乘法的 复数运算算法来实现.-In accordance with the requirements of high speed d
Digital Filter implementation by FPGA
- 1.an fpga implementation of the image space reconstruction algorithm for hyperspectral imaging analysis 2. fpga implemention of a median filter 3. fpga implementation of digital filters 4.hardware acceleration of edge detection algorithm on
mult4
- this the multiplier 4 module for the reed solomon encoder-this is the multiplier 4 module for the reed solomon encoder
dso
- 使用VHDL语言编写的简易数字存储示波器，用MAX+PlusII仿真验证。VHDL编写了采样、存储写、存储读和显示4个模块。采样使用ADC0809，存储器使用6264，显示使用DAC0832。-The design of the chip as a high-speed signal ADC0809 the A/D converter, SRAM6264 memory for data storage after sampling, DAC0832 chip as a signal of D/A
AlteraArticleContestPapers
- 本源码为Altera中国大学生电子设计文章竞赛的历届获奖论文汇编，内容主题涵盖如下4个方面： PLD在通讯、消费类、计算机和工业控制方面的应用 Altera器件、Quartus® II 软件的设计和优化技术 Altera FPGA在数字信号处理中的应用 Nios® II 软处理器在各领域的应用 获奖作品均是是参赛者独立设计的未曾公开发表过的原创性作品，在作品原创性和特色性 、实用性（结合当前的热点应用） 和作品
tetris
- Our project is to design and implement a Tetris game by using FPGA. Tetris a puzzle game that uses 4 square blocks joining edge to edge to form various combinations of shapes. There are 7 unique shapes. The shapes are controlled with the arrow keys f
product_final
- program for multiplication of two 4 bit binary numbers... If you have any doubt,then mail me at prem_bombay@yahoo.co.in -program for multiplication of two 4 bit binary numbers... If you have any doubt,then mail me at prem_bombay@yahoo.co.in
vdhl
- 4*4键盘设计，能运行，是我自己编译的，是初学者的工具-4* 4 keyboard design, can run my own compilation, is a tool for beginners
VHDL_fire_alarm_detection
- vhdl source code of fire detection system/fire alarm system especially for high rise building? This among the requirement :- according to my "fire detection system for tall building" project by using Spartan 3E FPGA, the vhdl program need
New_Stepper_Motor_Drive_Circuit
- 本课题设计了一款用于两相混合式步进电机的驱动芯片，内部集成了PWM(脉 冲宽度调制)斩波控制和步进电机细分驱动功能，工作于36V并可持续输出1.5A 电流。PWM电流控制电路与3位非线性数模转换器相结合，可细分电机绕组上的 电流，对步进电机进行整步、半步、1/4步或1/8步的细分控制，从而实现了步 进电机不同步距角的运作。为了改善电机性能，特别是电机工作在微步距模式下 的正弦电流波形下时，芯片可提供三种不同的电流衰减模式（快衰减模式、慢衰 减模式、混合衰减模式）。同时，芯
QPSK
- 用FPGA实现QPSK调制的4篇论文，对用FPGA开发QPSK很有帮助！-QPSK modulation with FPGA Implementation of 4 papers on the use of FPGA development QPSK helpful!
RADIX_64
- radix 64 point fft using vhdl design in fpga
VHDL-ALARM
- 要求设计一个带闹钟功能的24小时计时器 它包括以下几个组成部分： ① 显示屏：4个七段数码管显示当前时间(时：分)或设置的闹钟时间；一个发光二极管以1HZ的频率跳动，用于显示秒； ② 按键key1，用于设置调时还是调分； ③ 按键key2，用于输入新的时间或新的闹钟时间，每按下一次，时或分加1； ④ TIME(时间)键，用于确定新的时间设置； ⑤ ALARM(闹钟)键，用于确定新的闹钟时间设置，或显示已设置的闹钟时间； ⑥ 扬声器，在当前时钟时间与
VHDL(traffic-lights)
- 设计十字路口交通灯（原创设计论文）本文利用VHDL语言，在QuartusⅡ环境下，设计了两个相邻十字路口处的交通灯系统。该交通灯系统运行规律模仿实际十字路口交通灯，两处相邻十字路口交通灯是联动的，两者南北方向相差20秒。每个十字路口处有4个灯分别指示左转、直行、右转车辆以及人行道，灯也分为红色、黄色和绿色，并且配有时间显示。同时，该交通灯系统可根据实际道路情况调整通行时间。当系统出现故障不能正常显示，则全部灯变为黄灯闪烁以提醒车辆及行人注意安全。-Design crossroads traffi
IJCSI-9-4-3-354-360_2
- fpga the aes algorithme by using vhdl
VHDL-divider
- 8位数除法器，用的软件是quartus，被除数是8位的，除数4位-8-digit division, software quartus dividend is 8, the divisor 4
vhdl
- 用任意出现的一个亮点表示老鼠，用4 个排成一条线的发光点表示“墙”，用四个按键控制蛇的运动方向，完成贪食蛇游戏，蛇撞“墙”、边或者游戏时间到，则游戏结束。-very good