多摩川17bit绝对值编码器的NRG协议文档，配合上传的解码源程序，采用半双工的通信模式。,Tamagawa 17bit absolute encoder NRG agreement documents, with the upload source decoder, using half-duplex communication mode.

1.学习7段数码显示译码器设计。 2.进一步熟悉VHDL设计技术,掌握CASE语句的使用。 3.掌握文本输入法的顶层设计方法。 -1. Learning 7 decoder design digital display. 2. More familiar with the VHDL design techniques, master the use of CASE statements. 3. Have the text input method of the top-level d

用verilog vhdl 编写的 38译码器，包括源代码和测试模块-38 decoder